Chiplet的概念一直都很火，國(guó)內(nèi)外的各大公司各大專家，都發(fā)過(guò)各種各樣的視頻和長(zhǎng)文。近段時(shí)間更是火熱，一級(jí)火，二級(jí)也火，而且因?yàn)镃hiplet技術(shù)有著2個(gè)14nm堆疊出7nm這樣的說(shuō)法，按照這個(gè)邏輯那4個(gè)14nm能不能堆疊5nm？

在普通人眼里，Chiplet像是國(guó)內(nèi)彎道超車的技術(shù)和機(jī)會(huì)，一時(shí)間各種分析解讀，層出不窮，但是看完這些之后是不是有一種感覺，越看越糊涂？后摩爾時(shí)代為什么和先進(jìn)封裝有關(guān)系？Chiplet到底是不是國(guó)內(nèi)彎道超車的機(jī)會(huì)？

確實(shí)，太多專業(yè)概念需要科普，光靠自己去理解其中關(guān)系和概念其實(shí)挺困難的，簡(jiǎn)直頭都大了。而且術(shù)業(yè)有專攻，不是專家自己擅長(zhǎng)的領(lǐng)域不一定會(huì)覆蓋到，因此哪怕產(chǎn)業(yè)專家也有講的不夠全面地方。

有沒有一篇文章， 用最簡(jiǎn)單通俗的話術(shù)，用普通人最容易理解的方式去解釋其中的前因后果以及各種概念？

經(jīng)過(guò)走訪眾多大佬，刷過(guò)無(wú)數(shù)文章之后，筆者終于摸到一點(diǎn)門檻，今天就通過(guò)梳理發(fā)展歷史脈絡(luò)和概念，幫助大家更好的理解Chiplet和后摩爾時(shí)代半導(dǎo)體的發(fā)展方向。

01摩爾定律的歷史

這個(gè)摩爾定律大家都很熟悉，一句話來(lái)概括：每隔18個(gè)月，單位面積內(nèi)晶體管數(shù)量翻倍且價(jià)格不變。

這條被奉為行業(yè)圭臬的定律是由英特爾創(chuàng)始戈登·摩爾在60多年前提出的。

如果把它拆解后可得到兩條衍生定律：1、成本減半定律，2、性能翻倍定律，且前置條件是更替節(jié)奏必須是每隔18個(gè)月。

成本減半很好理解，晶體管數(shù)量翻倍但是價(jià)格不變，等于每個(gè)晶體管的成本每個(gè)周期都在下降。

性能翻倍也很好理解，單位面積內(nèi)晶體管數(shù)量翻倍，相當(dāng)于每顆芯片的性能變得越來(lái)越強(qiáng)，畢竟晶體管數(shù)量的多少，很大程度上決定了這顆芯片的算力性能，越多基本等于越強(qiáng)。

當(dāng)然這個(gè)是有前提的，僅適用于邏輯芯片領(lǐng)域，類似模擬，功率，傳感器，射頻之類不在這個(gè)討論范圍內(nèi)，全世界最好的音頻芯片還是4-6英寸的工藝在做，都是30，40年前的工藝，摩爾定律不太適用，但是你能說(shuō)它落后嗎？不，它已經(jīng)是最好的了。

02摩爾定律的發(fā)展困境

假如，摩爾定律發(fā)展遇到困境了，那么從邏輯上來(lái)講，必然是成本減半和性能翻倍兩個(gè)結(jié)論，以及18個(gè)月這個(gè)周期，三者約定的條件中，有1-2個(gè)因素發(fā)展變化導(dǎo)致這個(gè)周期節(jié)奏被打破了，所以我們說(shuō)摩爾定律發(fā)展遇到困境了。

換言之就是這個(gè)節(jié)奏玩不動(dòng)了，或者不按這個(gè)節(jié)奏走了，所以結(jié)論就是摩爾定律被打破了，然后就開始提后摩爾時(shí)代這個(gè)概念了。這就是摩爾定律無(wú)法延續(xù)，我們要進(jìn)入后摩爾時(shí)代的說(shuō)法來(lái)源，確實(shí)先進(jìn)工藝也確實(shí)快到極限了。

顯然成本減半和性能翻倍是一件非常矛盾的事，相當(dāng)于又要馬兒少吃草，又要馬兒跑得快，而且更替節(jié)奏只有短短的18個(gè)月。

從現(xiàn)實(shí)發(fā)展而言，兩個(gè)定律都遇到兩個(gè)無(wú)法回避的現(xiàn)實(shí)問(wèn)題。

1、晶體管數(shù)量翻倍導(dǎo)致性能翻倍背后，有個(gè)巨大的隱患，就是急劇攀升的功耗。

道理也很簡(jiǎn)單，現(xiàn)在的集成電路技術(shù)，已經(jīng)可以在指甲蓋大小的面積內(nèi)塞下上百億個(gè)晶體管，如此狹小的面積內(nèi)，任何電流經(jīng)過(guò)都不可避免的帶來(lái)發(fā)熱，因此晶體管越多功耗越大，功耗越大意味著發(fā)熱量就大，內(nèi)部堪比一個(gè)大火爐，發(fā)熱量一旦超過(guò)極限，芯片就直接燒穿了，那就是出大問(wèn)題了。

可以說(shuō)功耗和發(fā)熱問(wèn)題一直制約著晶體管數(shù)量的翻倍，業(yè)界一直在尋找各種方案與功耗做斗爭(zhēng)。

2、成本減半，顯然也很痛苦，畢竟投入越來(lái)越大，還要維持18個(gè)月內(nèi)減半， 其中蘊(yùn)含著巨大的矛盾和商業(yè)風(fēng)險(xiǎn)。新技術(shù)從研發(fā)投入到最終產(chǎn)出，必須有看得見降本提效，否則就變成往無(wú)底洞扔錢，太難了。

03傳統(tǒng)思路是如何延續(xù)摩爾定律？

所以解決功耗和發(fā)熱，是集成電路工藝一直為之戰(zhàn)斗的目標(biāo)，解決思路不外乎2個(gè)：1、改工藝；2、改基礎(chǔ)材料。

無(wú)論是改工藝，還是改基礎(chǔ)材料，目標(biāo)都是繼續(xù)維持性能翻倍定律和成本減半定律，綜合下來(lái)就是怎么降本提效讓摩爾定律能繼續(xù)走下去。

先說(shuō)改基礎(chǔ)材料的問(wèn)題，這就是現(xiàn)在炒的火熱的概念，比如碳基芯片，硅光芯片/光電芯片，生物芯片等。

相當(dāng)于把硅晶體管改成碳晶體管，或者硅光/光電子芯片，或者生物芯片。

分開聊聊這幾個(gè)方向的優(yōu)缺點(diǎn)。

碳管就是石墨烯材料的一種具體應(yīng)用。相比硅管，石墨烯碳管有更高的載流子遷移率和穩(wěn)定性，有更薄的導(dǎo)電通道和完美的結(jié)構(gòu)，確實(shí)是一種比硅更好的材料。當(dāng)然現(xiàn)在碳基芯片還處于比較早期的研究階段，還有很多現(xiàn)實(shí)問(wèn)題要解決，比如摻雜問(wèn)題，晶體管制造的規(guī)模化等等，當(dāng)然還有產(chǎn)業(yè)生態(tài)圈的問(wèn)題，比如設(shè)計(jì)人員要如何設(shè)計(jì)電路才能完美發(fā)揮碳管的性能？晶圓工廠如何提供專業(yè)的工具包，標(biāo)準(zhǔn)晶體管單元庫(kù)，仿真平臺(tái)，以及制造工藝？

碳基芯片已經(jīng)在實(shí)驗(yàn)室被制造出來(lái)，但是大規(guī)模商業(yè)化還早，還要很多年反復(fù)論證之后產(chǎn)業(yè)才能成熟。

也許有朝一日碳管的時(shí)代會(huì)到來(lái)，中國(guó)在這方面有所布局，讓我們拭目以待。

硅光/光電子芯片，光電子芯片概念也很火，但是實(shí)際上也有兩層不同概念。

第一，比較簡(jiǎn)單的方案是用光電互聯(lián)結(jié)構(gòu)替代硅晶體管的金屬互聯(lián)結(jié)構(gòu)，因?yàn)楣庾铀俣葮O快，且傳輸過(guò)程中沒有功耗，不會(huì)有額外的發(fā)熱，因此是非常理想取代金屬互聯(lián)層材料的方案。畢竟目前的芯片中，大約有一半的功耗是在金屬互聯(lián)層上，如果用光傳輸信號(hào)，確實(shí)能解決這個(gè)問(wèn)題，能極大降低芯片功耗，包括英特爾，英偉達(dá)，臺(tái)積電等早就開始押注這個(gè)賽道了。

硅光芯片目前往這個(gè)方面在發(fā)展。

還有更高一層的夢(mèng)想，就是用光子來(lái)替代硅晶體管進(jìn)行0/1運(yùn)算，這個(gè)有點(diǎn)類似量子計(jì)算，但是這個(gè)更早期，屬于最前沿的科研項(xiàng)目。

生物芯片同理，因?yàn)閮H需一點(diǎn)點(diǎn)加入一些酶就能變化，優(yōu)點(diǎn)是幾乎不需要什么能量，自然就不存在什么功耗和發(fā)熱的問(wèn)題，缺點(diǎn)是計(jì)算結(jié)論比較難得到，目前業(yè)內(nèi)認(rèn)為用于存儲(chǔ)方面可能是一個(gè)比較可行的方案，當(dāng)然現(xiàn)階段只是一個(gè)研究方向，是非常前沿的技術(shù)，離商業(yè)化應(yīng)用還很遠(yuǎn)。

改晶體管基礎(chǔ)材料說(shuō)完了，再說(shuō)說(shuō)改工藝的方案。

改工藝，解決思路也就是從晶體管結(jié)構(gòu)入手，從金屬互聯(lián)材料和結(jié)構(gòu)入手，加入各種新材料輔以先進(jìn)制造技術(shù)，繼續(xù)微縮晶體管尺寸，最終實(shí)現(xiàn)提高密度，降低功耗，提升性能這一目標(biāo)。因此工藝進(jìn)步依然是按著傳統(tǒng)的思路在前進(jìn)，這屬于集成電路工程學(xué)的范疇。

以筆者在半導(dǎo)體工藝的知識(shí)儲(chǔ)備，改工藝方面大概能科普到以下內(nèi)容，如果有誤望各位指正。

一、改進(jìn)金屬互聯(lián)材料。

最早的集成電路工藝用的是鋁互聯(lián)工藝，這是英特爾另外一名創(chuàng)始人諾伊斯想出來(lái)的。

從6英寸工藝到8英寸再到12英寸工藝，看似是以硅片不同尺寸來(lái)命名的叫法，實(shí)際上每一代硅片變化的時(shí)候，工藝也在變化，不僅是改硅片尺寸，同時(shí)設(shè)備也做出更大改進(jìn)，因此6英寸，8英寸，12英寸工藝設(shè)備，都有自己范圍內(nèi)的工藝節(jié)點(diǎn)。

比如6英寸大多數(shù)是0.5um-0.25um的線寬，8英寸多數(shù)是0.35-0.13um的線寬，12英寸是從90nm-28nm算成熟12英寸制程，小于20nm的16/14nm，7nm，5nm，3nm屬于先進(jìn)12英寸工藝范疇。

科普完了硅片和工藝節(jié)點(diǎn)的知識(shí)后，我們繼續(xù)。

不同的工藝節(jié)點(diǎn)上，金屬互聯(lián)材料以及接觸點(diǎn)材料就發(fā)生了巨大變化，6英寸用鋁，但是8英寸工藝上就加入了鎢塞工藝，鎢作為接觸點(diǎn)金屬材料被運(yùn)用在接觸點(diǎn)上，而12英寸工藝上則加入了銅，用銅線替代了鋁線。

進(jìn)入10nm工藝更先進(jìn)的制程里，英特爾折騰出鈷互聯(lián)，鈷互聯(lián)用于局部替代銅鎢以及銅釕材料，用在襯底，導(dǎo)電，接觸點(diǎn)，以及中間層上，特別是在M0和M1層的連線基線上。

科普一下M0和M1層，是指和最底下晶體管那一兩層，直接和晶體管相連的，往上的M2到M十幾層，都屬于金屬互聯(lián)層。

臺(tái)積電在3nm以下工藝又折騰出鉍互聯(lián)，也是同一個(gè)思路。

同時(shí)，由于不同金屬的導(dǎo)電率不同，隧穿率不同，我們需要在接觸點(diǎn)/互聯(lián)布線層外加入各種不同介電常數(shù)的材料作為阻擋層/緩沖層包裹起來(lái)，不讓電子隨便亂跑，不能漏出來(lái)，畢竟漏電了就代表有能量被帶走，然后帶來(lái)的就是大量發(fā)熱，這是需要努力克服的問(wèn)題。

阻擋層/緩沖層還有一個(gè)作用，就是讓電子愉快的且不費(fèi)力往前跑。

于是集成電路工藝大佬們?cè)谠趺磁钃鯇硬牧虾统练e阻擋層工藝上也費(fèi)了不少心血，目的就是為了就是讓電子更順暢通過(guò)，從而不漏電。

因此改金屬互聯(lián)工藝，就是改了接觸點(diǎn)和互聯(lián)層材料，以及包裹他們的阻擋層，緩沖層材料的一整套完整工藝。

這點(diǎn)上，應(yīng)材去年推出了一款新設(shè)備叫 Endura Copper Barrier SeedIMSTM。

在這款新設(shè)備上，應(yīng)材把ALD、PVD、CVD、銅回流、表面處理、界面工程和計(jì)量這七種不同的工藝技術(shù)集成到一個(gè)系統(tǒng)中，號(hào)稱通過(guò)這一解決方案，通孔接觸界面的電阻降低了50%，芯片性能和功率得以改善，邏輯微縮也得以繼續(xù)至3nm及以下節(jié)點(diǎn)，當(dāng)然這設(shè)備實(shí)際能有多大效果我不知道，但是價(jià)格一定很大。

二、改變柵極厚度，大小，結(jié)構(gòu)和材料

深入鉆研過(guò)集成電路工藝的小伙伴可能在28nm工藝上聽說(shuō)過(guò)一種叫HKMG的工藝，HKMG叫做High-K Metal Gate，翻譯過(guò)來(lái)叫高介電常數(shù)金屬柵極。

這個(gè)K就是介電常數(shù)的意思。

實(shí)際上就是用高K材料HfO2（二氧化鉿）和HfSiON取代SiON（氮氧化硅）作為柵極氧化層。

到45nm工藝的時(shí)候，最先達(dá)到極限的就是這個(gè)柵極的介電質(zhì)。

先來(lái)科普一下，柵極是啥。

MOSFET管，也就是金屬氧化物金屬場(chǎng)效應(yīng)晶體管，簡(jiǎn)單理解成這是芯片內(nèi)部的基礎(chǔ)單位。比如一顆芯片集成了10億個(gè)晶體管，你可以理解成集成了10億個(gè)MOS管，但是實(shí)際上還有nMOS，pMOS，CMOS，Bicmos，電容之類的，比這個(gè)復(fù)雜多了，暫不做講解，今天只講科普原理。

MOSFET結(jié)構(gòu)有三個(gè)極，分別是源極（Source），漏極（Drain），柵極（Gate），可以理解成電流從源極進(jìn)去，從漏極出來(lái)，而柵極相當(dāng)于水龍頭的作用，加電壓就形成導(dǎo)通，沒有電壓就關(guān)斷（這是常關(guān)型MOS特性，如果是常通型MOS則是加負(fù)電壓關(guān)斷）。形成導(dǎo)通和關(guān)斷就能代表0和1，這就是計(jì)算機(jī)的基礎(chǔ)工作原理，對(duì)，0和1，二進(jìn)制，德國(guó)數(shù)學(xué)家萊布尼茨發(fā)明的，其還發(fā)明了微積分。

顯然柵極的開關(guān)速度和開啟/關(guān)斷的閾值電壓，決定了晶體管工作的頻率，速度，柵極大小和功耗密切相關(guān)，柵極越小，溝道就越小，但是溝道越小就更容易漏電，因此得到更高頻率更好性能的芯片，帶來(lái)的副作用就是面臨更大損耗，同時(shí)發(fā)熱量也越大。

顯然柵極厚度，大小，結(jié)構(gòu)和材料，很大程度上決定了晶體管的極限工作狀態(tài)下的開關(guān)速度，頻率以及功耗大小，換柵極材料就能繼續(xù)提高晶體管的性能和控制功耗。

因此45nm工藝最先遇到就是這個(gè)問(wèn)題，傳統(tǒng)用二氧化硅材料做的柵極，已經(jīng)沒辦法滿足晶體管性能提高，體積縮小的要求，容易產(chǎn)生漏電等問(wèn)題，導(dǎo)致晶體管可靠性下降，因此提出了用高K金屬柵極材料替代傳統(tǒng)二氧化硅的工藝路線。

在28nm工藝上除了HKMG工藝，其他還有多達(dá)5-6個(gè)工藝版本，另外一個(gè)比較讓人熟知的是28nm PolySiON工藝，叫多晶硅工藝，顯然這是用多晶硅作為柵極的工藝。

PolySiON工藝水平接近40nm工藝性能，高性能HPC芯片用HKMG工藝的居多，到后面更是加入La2O3（氧化鑭）等高K材料。

結(jié)論是在傳統(tǒng)摩爾定律發(fā)展過(guò)程中，確實(shí)把克服柵極材料短板作為一項(xiàng)重要的工作內(nèi)容，但是發(fā)展到后面，短板不在柵極上的時(shí)候，又一種解決摩爾定律的思路出現(xiàn)了。

三、改變晶體管結(jié)構(gòu)

這里又要提一個(gè)耳熟能詳?shù)拇笊瘛鳌?/p>

胡正明教授在1999年至2000年，分別提出了用于20nm以下的兩種新晶體管技術(shù)，F(xiàn)inFET和FD-SOI硅，并預(yù)言未來(lái)在20nm以下節(jié)點(diǎn)會(huì)用這兩種技術(shù)。

當(dāng)時(shí)預(yù)測(cè)20nm是摩爾定律的盡頭，沒想到硬是靠胡正明的FinFET強(qiáng)行續(xù)了一命。

15年后，在2015-2016年，臺(tái)積電，三星，英特爾等前后研發(fā)出了基于FinFET晶體管技術(shù)的芯片，證明胡大神的設(shè)想是成立的。

FinFET的技術(shù)讓胡正明就此封神了，這項(xiàng)技術(shù)足以沖擊諾貝爾獎(jiǎng)。

FinFET叫鰭式柵晶體管，顧名思義這東西像魚鰭一樣豎著的，和平面型的MOSFET不同，這是立體的晶體管結(jié)構(gòu)。

顯然豎起來(lái)之后，不僅晶體管密度大大增加，同時(shí)也克服了MOSFET致命的“短溝道效應(yīng)”，F(xiàn)inFET的出現(xiàn)繼續(xù)給摩爾定律續(xù)命了。當(dāng)然FinFET工藝也是配套一系列的工藝，為了解決FinFET特有比如電壓閾值難以控制，更高的寄生電容效應(yīng)，特殊三維輪廓也是上了一大堆新技術(shù)例如SADP(多重曝光)。

當(dāng)然到3nm節(jié)點(diǎn)，可能唱主角的變成GAA技術(shù)（Gate-all-around環(huán)繞式柵極晶體管）。現(xiàn)在三星和臺(tái)積電明爭(zhēng)暗斗，三星5nm無(wú)法超越臺(tái)積電，于是把資源都投在3nm節(jié)點(diǎn)上，相當(dāng)于未來(lái)三星要和臺(tái)積電在3nm節(jié)點(diǎn)上決戰(zhàn)了。按照三星的說(shuō)法，預(yù)計(jì)明年就能看到第一批使用GAA晶體管技術(shù)的芯片面世。

但是再往后呢？以人類無(wú)窮盡的智慧應(yīng)該還有其他辦法，1nm以下可能會(huì)用更新的堆疊技術(shù)，也許會(huì)過(guò)渡到碳晶體管時(shí)代，讓我們拭目以待。

至于胡大神另外一個(gè)FD-SOI硅技術(shù)，也順帶科普下。

FD-SOI，叫全耗盡型絕緣硅，這種工藝需要使用一種特殊的硅片，一種類似三明治夾層結(jié)構(gòu)的硅片，硅片中間有一層二氧化硅。

這種硅片中間有一層Oxide（氧化層），類似三明治夾層的結(jié)構(gòu)

國(guó)內(nèi)上海硅產(chǎn)業(yè)集團(tuán)及法國(guó)子公司Soitec和沈陽(yáng)硅基，都生產(chǎn)這種特殊的硅片。

這種特殊的硅片中間有一層二氧化硅，二氧化硅是非常良好的絕緣層，有絕緣層意味著不漏電，因此采用這種工藝制造的芯片有個(gè)絕對(duì)優(yōu)點(diǎn)，就是功耗非常低。

而且不僅能實(shí)現(xiàn)低功耗，由于有二氧化硅夾層的存在，在制造過(guò)程中還能省光罩次數(shù)和層數(shù)，相當(dāng)于降低了制造成本。

低功耗+省成本，是不是完美契合前文提到過(guò)的摩爾定律延伸出來(lái)的兩大定律，成本減半定律和性能翻倍定律？因此胡大神說(shuō)它是20nm以下集成電路制造技術(shù)的另外一個(gè)路線。

以前IBM擅長(zhǎng)此道，后面被格羅方德（改名為格芯）繼承，格羅方德還在桑杰·賈（Sanjay Jha）時(shí)代，2017年曾經(jīng)宣布在成都要投資300億美金，蓋一個(gè)22nm FDX廠對(duì)標(biāo)14nm FinFET，就是這個(gè)技術(shù)，22nm SOI技術(shù)竟然能對(duì)標(biāo)14nm這個(gè)說(shuō)法原因也在這里。

但是FD-SOI也有一大堆問(wèn)題，首先是SOI硅片比較貴，是普通硅拋光片的8-10倍左右，然后最主要就是產(chǎn)業(yè)生態(tài)圈的問(wèn)題，生態(tài)不成熟，沒有清晰的替代路徑，沒有考慮長(zhǎng)遠(yuǎn)的產(chǎn)品和技術(shù)迭代，仿真軟件和設(shè)計(jì)平臺(tái)也不成熟，目前國(guó)內(nèi)除了在射頻和物聯(lián)網(wǎng)方面追求極致低功耗的領(lǐng)域有見過(guò)FD-SOI硅技術(shù)的身影之外，高性能計(jì)算領(lǐng)域幾乎是零，全是FinFET的天下。

FD-SOI硅技術(shù)，有很多優(yōu)點(diǎn)，但是產(chǎn)業(yè)生態(tài)圈不成熟也是其最大的短板，國(guó)內(nèi)芯原微電子比較力推這個(gè)路線，推出了各種IP，希望國(guó)內(nèi)以后能利用自身市場(chǎng)優(yōu)點(diǎn)和特點(diǎn)，在射頻和物聯(lián)網(wǎng)等低功耗領(lǐng)域把FD-SOI技術(shù)發(fā)揚(yáng)光大。

改進(jìn)工藝和改基礎(chǔ)材料，就科普到這里。

04如何延續(xù)后摩爾時(shí)代？

顯然改工藝和改基礎(chǔ)材料的各種方案都還是傳統(tǒng)的摩爾定律思路，用更小的晶體管技術(shù)制造更強(qiáng)大的芯片，但是萬(wàn)事萬(wàn)物都有盡頭，在當(dāng)下各種成本高企的階段，確實(shí)力不從心了。

新工藝研發(fā)投入，新設(shè)備的研發(fā)投入，新廠的建設(shè)加一起堪稱天文數(shù)字，每年接近上千億美金的研發(fā)投入和新廠資本支出。

那么靈魂拷問(wèn)來(lái)了，這些投入后的回報(bào)怎么算？

以老大哥英特爾為例，今年3月宣布在亞利桑那州投入200億美金的巨資，新建兩座工廠，相當(dāng)于一座廠100億美金，你說(shuō)這要賣多少顆CPU？一顆賣多少價(jià)格？一座工廠運(yùn)營(yíng)也需要天量資金，請(qǐng)問(wèn)這些投入多少年才能回本？？？

當(dāng)然英特爾蓋廠背后有美國(guó)政府的全力支持，芯片法案里有巨額補(bǔ)貼，實(shí)際上英特爾不需要從自己口袋里掏這么多錢，成本能降低不少。

但不可否認(rèn)的是，新工藝，新設(shè)備，新建廠越來(lái)越高的成本也催生了巨大的商業(yè)風(fēng)險(xiǎn)，搞不好就是巨虧，擱誰(shuí)都受不了。

所以這投入加一起已經(jīng)堪比天文數(shù)字，如果平攤到每個(gè)晶體管上，會(huì)造成當(dāng)期成品的單個(gè)晶體管成本不降反升！幾年以后會(huì)逐漸攤平研發(fā)投入，單個(gè)晶體管成本還是會(huì)下降，但是前幾年成本依然非常高。

有機(jī)構(gòu)統(tǒng)計(jì)過(guò)，2015年前后剛出14nm的FinFET那會(huì)兒，當(dāng)時(shí)每個(gè)晶體管的成本已經(jīng)不降反升了，初期FinFET所涉及的技術(shù)太復(fù)雜，良率不高，導(dǎo)致成本居高不下。換句話說(shuō)7年前，摩爾定律其中之一的晶體管成本減半定律已經(jīng)被打破，那會(huì)兒摩爾定律已然失效，當(dāng)然由于后續(xù)技術(shù)提升，提高良率后，整體成本還是下降的，摩爾定律得以繼續(xù)前進(jìn)，但是以后呢？成本越來(lái)越高的問(wèn)題已經(jīng)沒辦法無(wú)視了，所以說(shuō)業(yè)界到現(xiàn)在開始探討摩爾定律還能不能維持，怎么維持的問(wèn)題。

延續(xù)后摩爾時(shí)代，已然要從根本問(wèn)題入手，成本減半，性能翻倍，降本提效。于是后摩爾時(shí)代以及Chiplet概念來(lái)了。

05后摩爾時(shí)代與Chiplet

在商業(yè)環(huán)境下，拋開成本談性能是耍流氓，這是商業(yè)法則，因此必須兼顧性能和成本。

但是摩爾定律現(xiàn)在已經(jīng)是百尺竿頭，逼近極限了，再進(jìn)一步是難上加難。

但是性能的需求一直在增加？如何平衡這兩者關(guān)系？

因此后摩爾時(shí)代的概念被提出，后摩爾時(shí)代并不僅僅是提出新技術(shù)，新概念，延續(xù)摩爾定律， 而是從更高層面出發(fā)來(lái)定義新時(shí)代芯片如何設(shè)計(jì)，如何制造，如何平衡性能，功耗以及成本之間的關(guān)系。

在講Chiplet概念之前，還是有必要再講一段工藝制程的相關(guān)概念。

P.P.A，懂行的小伙伴都知道，它是衡量一道工藝，一顆芯片的關(guān)鍵指標(biāo)，是性能（Performance），功耗（Power），以及面積尺寸（Area），是這三個(gè)英文字母的縮寫。

換言之，任何芯片都被希望有著更好的性能，更低的功耗，以及更小的面積尺寸，工程師們都希望在PPA之間尋找平衡點(diǎn)，兼顧性能和成本，這是為之努力的方向（工程師的真正KPI）。

當(dāng)然這個(gè)目標(biāo)極難實(shí)現(xiàn)，以至于這些工程師在還在努力過(guò)程中。

從集成電路的工藝角度而言，從45nm以下工藝開始，晶體管的真實(shí)柵極（Gate length）長(zhǎng)度和節(jié)點(diǎn)工藝的命名規(guī)則，并不是一一對(duì)應(yīng)關(guān)系，比如現(xiàn)在說(shuō)14nm，7nm其實(shí)真實(shí)柵極長(zhǎng)度并不是14nm，7nm。之所以這么叫14nm是根據(jù)上一代28nm工藝指標(biāo)等效出來(lái)。

舉個(gè)例子，以上一代28nm工藝節(jié)點(diǎn)為標(biāo)準(zhǔn)，新一代工藝讓晶體管小了30%，功耗降低了25%，晶體管密度提高了50%，性能提升了40%，要不我們就叫他14nm工藝吧，于是14nm就這么來(lái)的。（真實(shí)數(shù)據(jù)筆者沒有認(rèn)真考證，只是打個(gè)比方）

看起來(lái)似乎像文字游戲，這種等效叫法確實(shí)也造成一定的宣傳口徑不統(tǒng)一。例如臺(tái)積電的N7工藝和英特爾10nm工藝各方面都差不多，但是一個(gè)就是叫7nm，一個(gè)就是叫10nm，相比之下用臺(tái)積電N7工藝制造的AMD Zen系列CPU看起來(lái)就比英特爾10nm工藝制造的CPU更強(qiáng)些，英特爾在宣傳方面吃了個(gè)虧，10nm和7nm，明顯7nm在宣傳上更有優(yōu)勢(shì)。

所以到現(xiàn)在這套工藝節(jié)點(diǎn)命名背后的邏輯，除了FAB廠里最資深的技術(shù)大佬會(huì)比較熟悉外，基本沒幾個(gè)人能說(shuō)清。

不管如何，在后摩爾時(shí)代，對(duì)更高集成度，更強(qiáng)性能芯片追求并不會(huì)停下腳步，但是成本又非常高，如何解決問(wèn)題？

繼續(xù)從高性能芯片入手，我們發(fā)現(xiàn)了一個(gè)問(wèn)題。

以CPU為例，我們會(huì)發(fā)現(xiàn)，一顆CPU內(nèi)部只有30%左右的面積是高性能計(jì)算單元，而70%則是SRAM（緩存單元）。

為什么會(huì)出現(xiàn)這樣的布局，CPU性能要強(qiáng)不應(yīng)該是塞入更多的計(jì)算單元才變強(qiáng)的嗎？為什么一大半面積是SRAM？

深入研究后發(fā)現(xiàn)，因?yàn)槠款i在數(shù)據(jù)存取上！

SRAM的作用是計(jì)算單元和外部?jī)?nèi)存單元之間的緩存，相當(dāng)于一個(gè)臨時(shí)倉(cāng)庫(kù)，它的容量比內(nèi)存容量小很多，但是速度很快，主要用途是解決CPU運(yùn)算速度和內(nèi)存讀寫速率不匹配的矛盾。

所以算力瓶頸在運(yùn)算核心和存儲(chǔ)器之間的矛盾，數(shù)據(jù)運(yùn)算越快，就需要越大的存儲(chǔ)空間來(lái)放數(shù)據(jù)，而這個(gè)任務(wù)就是由CPU內(nèi)部的SRAM和外部存儲(chǔ)來(lái)?yè)?dān)任，保證整體效率最高。

我們用一個(gè)比較形象的比喻就是，都是吃飯的家伙，顯然胃的容量要比口腔大很多，口腔作用就是處理數(shù)據(jù)（咀嚼食物），而胃則是存放處理過(guò)的數(shù)據(jù)（存儲(chǔ)食物），這么一看是不是就好理解了？

SRAM雖然速度快，但是由于占地面積大，在寸土寸金的CPU內(nèi)部就顯得比較昂貴，而且SRAM的結(jié)構(gòu)包括存儲(chǔ)單元整列（core cell array），行列地址編譯器（decode），靈敏放大器（sense amplifier），緩存驅(qū)動(dòng)電路（FFIO），器件比較多，集成度對(duì)比運(yùn)算單元也不高，功耗也大。

既然SRAM這么占地方，把大量寶貴的晶體管用來(lái)作為存儲(chǔ)數(shù)據(jù)的SRAM是不是有點(diǎn)虧？有沒有什么辦法來(lái)解決這個(gè)問(wèn)題呢？

工程師想到的辦法是在CPU外面加上高性能的HBM高寬帶內(nèi)存，來(lái)解決數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)交互的問(wèn)題。

同樣GPU，AI芯片等高算力芯片也適用這個(gè)方案。

所以大家看到現(xiàn)在的GPU，APU，以及AI芯片，各種xPU，各種高性能計(jì)算的芯片都是這個(gè)解決思路，在原來(lái)SoC核外面外掛一顆HBM高寬度內(nèi)存，解決系統(tǒng)瓶頸問(wèn)題。

如果這顆HBM內(nèi)存顆粒放在PCB板上，顯然是無(wú)法發(fā)揮其最大性能，因?yàn)镻CB布線的傳輸速度僅僅只有幾百M(fèi)，顯然是不夠用的，那么只能盡可能在內(nèi)部和SoC整合一起，并且用高速SerDes接口總線，把他們連起來(lái)，速度就能提升成百上千倍，系統(tǒng)瓶頸問(wèn)題就解決一大半了！

這樣做不僅能減少SRAM的面積，把資源都堆在高性能計(jì)算單元上，最大程度提高整體性能，好鋼都用在刀刃上的思路！

那么怎么整合到一起呢？PCB是肯定不行，SoC核內(nèi)部已經(jīng)定型了，也動(dòng)不了，解決方案就是先進(jìn)封裝，直接把兩顆裸芯粒（Die）集成到一起！

這種異構(gòu)集成Chiplet的概念。

從字面上看Chiplet是小芯片的意思，但是我們從實(shí)際作用和思路可以拆解成三層概念，分別包含異構(gòu)架，小芯粒和系統(tǒng)級(jí)集成。

1、異構(gòu)架

異構(gòu)架又包含兩層概念，第一是把不同類型的芯片整合到一起，比如上文提到的GPU+HBM，顯然GPU和HBEM是不同的芯片，一個(gè)是圖形計(jì)算核心單元，一個(gè)是高寬帶內(nèi)存顆粒，它們?cè)O(shè)計(jì)不同，結(jié)構(gòu)不同，類型不同，工藝也不同，是無(wú)法把他們?cè)谕粔Kchip上制造出來(lái)的，因此它們是分開制造，再用先進(jìn)封裝整合到一起。

在未來(lái)更廣闊的范圍里，我們還要整合不同材料的芯片，比如氮化鎵光電芯片+硅的驅(qū)動(dòng)芯片+數(shù)模混合芯片，氮化鎵和硅屬于不同材料，更加不可能直接制造，只能是分開制造再整合到一起。

2、小芯粒

小芯粒是相對(duì)SoC大核而言，它把大核SoC各個(gè)功能區(qū)IP拆分重排，拆分成一個(gè)個(gè)小芯粒重新組合，從面不同市場(chǎng)出發(fā)，不同客戶的訴求出發(fā)，在成本，性能和特定功能之間找設(shè)計(jì)和制造的平衡點(diǎn)。

比較典型的案例如AMD的Zen 2，當(dāng)時(shí)AMD就是把核心計(jì)算單元和I/O（輸入輸出單元）分開，一個(gè)用7nm，一個(gè)用14nm工藝制造，最后再封裝到一起，英特爾現(xiàn)在也有這種玩法，叫EMIB混合封裝，把不同的Die分開，再整合。

璧韌之前宣傳自己超過(guò)英偉達(dá)同類產(chǎn)品，也是利用這個(gè)思路，用112G的高速SerDes直連HBM，最大程度發(fā)揮其性能。

3、系統(tǒng)級(jí)集成

系統(tǒng)級(jí)集成又包含軟集成和硬集成兩個(gè)概念。

軟集成包含系統(tǒng)級(jí)軟件和操作系統(tǒng)以及總線互聯(lián)標(biāo)準(zhǔn)，它是把芯片設(shè)計(jì)從更高的系統(tǒng)角度去看，來(lái)重新定義一款芯片的誕生，軟集成是指打通底層軟件和系統(tǒng)。

硬集成是指的2D/2.5D/3D封裝，用先進(jìn)封裝技術(shù)把他們整合一起，是先進(jìn)封裝技術(shù)的再升級(jí)。

其中2D理解成同一個(gè)基板上集成，2.5D在中間層通孔硅上集成，3D真正的chip on chip的堆疊，芯片與芯片的直連。

為了幫助大家更好理解Chiplet，筆者畫了一個(gè)圖，應(yīng)該更容易看懂。

關(guān)于這個(gè)系統(tǒng)級(jí)集成，再擴(kuò)大一點(diǎn)概念。

以英特爾2.0的的戰(zhàn)略規(guī)劃為例，英特爾表面上看要干代工，但是實(shí)質(zhì)上我們剖析后認(rèn)為，英特爾的棋是這么下的。

從現(xiàn)有手中的資源來(lái)看，英特爾擁有完整的x86構(gòu)架的IP，這是它的底蘊(yùn)，而且，英特爾又掌控了PCIe技術(shù)聯(lián)盟標(biāo)準(zhǔn)的制定，而PCIe基礎(chǔ)上發(fā)展起來(lái)的CXL聯(lián)盟和UCle標(biāo)準(zhǔn)也是由英特爾主導(dǎo)，相當(dāng)于英特爾既掌握了核心X86 IP，又掌握了非常關(guān)鍵的高速SerDes技術(shù)和標(biāo)準(zhǔn)。

有了高速SerDes的接口以及x86CPU構(gòu)架，英特爾可利用它們更好地推出使用圍繞CPU做Chiplet的定制化組合，更好更快的推出新的高性能，高算力的芯片。而且，英特爾的先進(jìn)工藝，和先進(jìn)混合封裝技術(shù)的能力并不弱，是有希望通過(guò)商業(yè)模式創(chuàng)新，并打造出一個(gè)全新的英特爾2.0時(shí)代，繼續(xù)保持其強(qiáng)大的江湖地位。

谷歌、亞馬遜這種互聯(lián)網(wǎng)巨頭，這些年由于布局算力中心，數(shù)據(jù)中心，云存儲(chǔ)中心，投入并不少，并且也開始自研各種芯片，如AI芯片，算力芯片，加速計(jì)算芯片諸如此類的東西。

筆者認(rèn)為英特爾和他們是有雙贏合作的可能性。

從商業(yè)邏輯上來(lái)講，英特爾放開x86 CPU構(gòu)架給亞馬遜，讓亞馬遜圍繞自己的CPU內(nèi)核做定制化改進(jìn)，增減各種功能模塊，并且利用PCIe高速接口互聯(lián)把亞馬遜自研芯片的IP部分整合進(jìn)來(lái)，同時(shí)英特爾又有代工能力和系統(tǒng)級(jí)整合能力，可以提供一站式服務(wù)。

比如wafer上切割下小芯粒后，可以利用英特爾的混合封裝能力，把各個(gè)不同的小芯粒以及高性能內(nèi)存顆粒直接封裝到一起，再通過(guò)改進(jìn)信號(hào)線路和供電線路的PowerVia技術(shù)，變相增加互聯(lián)密度以及控制功耗，最終得到一個(gè)基于英特爾CPU為基礎(chǔ)，亞馬遜特制高階定制版的HPC高性能芯片，用于他們自己的服務(wù)器和數(shù)據(jù)計(jì)算中心。

是不是看起來(lái)比給AMD代工靠譜一點(diǎn)？應(yīng)該說(shuō)算是一個(gè)比較完美的商業(yè)方案，這樣做的好處有三條：

第一，英特爾通過(guò)授權(quán)X86構(gòu)架的CPU IP和PCIe技術(shù)，有利于保持英特爾CPU領(lǐng)域的市場(chǎng)份額，聯(lián)合亞馬遜自研芯片體系，最快推出產(chǎn)品，頂住英偉達(dá)的蠶食。

第二、有利于UCle標(biāo)準(zhǔn)的推廣，因?yàn)閁CIe技術(shù)在自己手里，英特爾可以通過(guò)UCIe相關(guān)控制虛擬內(nèi)存資源，將CPU內(nèi)存資源開放，但是必須通過(guò)UCle來(lái)搞，這么一來(lái)，UCle標(biāo)準(zhǔn)也推出去了。

第三、英特爾提供完整平臺(tái)來(lái)解決流片、封裝的問(wèn)題，提供一站式服務(wù)，形成最終英特爾深入?yún)⑴c的亞馬遜版本Chiplet方案芯片。

前后可以更多的利潤(rùn)，還把自己主導(dǎo)的IP和標(biāo)準(zhǔn)推向了市場(chǎng)，一舉多得。

從這個(gè)角度看，英特爾2.0戰(zhàn)略還有點(diǎn)意思，至少邏輯上行得通，至于實(shí)際上怎么做，讓我們拭目以待。

06結(jié)尾

所以Chiplet完整的概念是異構(gòu)架小芯粒系統(tǒng)級(jí)集成，Chiplet是從整體系統(tǒng)效率出發(fā)，兼顧成本和工藝制造的一種新的解決思路，先進(jìn)封裝只是其中一部分，并不代表全部，用先進(jìn)封裝去套Chiplet概念是不完整的。

對(duì)于中國(guó)而言，發(fā)展Chiplet好處很多，至少筆者認(rèn)為從底層邏輯來(lái)講在性能，制造成本，時(shí)間成本之間找平衡，從未來(lái)發(fā)展角度而言，教會(huì)中國(guó)公司，如何從系統(tǒng)高度來(lái)看問(wèn)題，來(lái)學(xué)習(xí)如何定義一款芯片，這其中會(huì)牽涉到很多新技術(shù)，新理念，正好是中國(guó)產(chǎn)業(yè)鏈一次自我學(xué)習(xí)，自我升級(jí)的機(jī)會(huì)。

2個(gè)14nm堆疊出7nm芯片，只是一個(gè)理想狀態(tài)，只有眾多前提條件約束，不能認(rèn)為這個(gè)方案適用所有芯片。

最后再?gòu)?fù)習(xí)一遍下面這張圖。

縱軸這條上依然按照傳統(tǒng)摩爾定律走追求更小的晶體管尺寸和更高的密度，更強(qiáng)的性能。

橫軸上是把不同的模擬，射頻，高壓，傳感器等不同的芯片整合到一起，追求的是多功能，高效靈活設(shè)計(jì)，異構(gòu)集成，平衡性能，功能和成本之間的關(guān)系，

兩者共同組成了后摩爾時(shí)代。

審核編輯 ：李倩