完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。
文章:306個 瀏覽:129905次 帖子:562個
使用PLD器件和VHDL語言實(shí)現(xiàn)數(shù)字系統(tǒng)的電子密碼鎖設(shè)計(jì)
密碼鎖電路由鍵盤控制、密碼設(shè)置和音樂演奏三大功能模塊組成,原理如圖1所示。Count,Keyvalue,Contrl,Smdisplay構(gòu)成鍵盤控制模塊...
Verilog HDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完...
2019-11-13 標(biāo)簽:電路圖vhdlverilog hdl 3607 0
通過FPGA與VHDL設(shè)計(jì)三線制同步串行通信控制器并進(jìn)行功能仿真
同步串行通信在航天工程領(lǐng)域中有著廣泛的應(yīng)用,其中,三線制同步串行通信以其連線少、操作方便、通信速度快等特點(diǎn),被成功應(yīng)用在與外圍串行設(shè)備的數(shù)據(jù)通信中。
Verilog到VHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)
Verilog與VHDL語法是互通且相互對應(yīng)的,如何查看二者對同一硬件結(jié)構(gòu)的描述,可以借助EDA工具,如Vivado,打開Vivado后它里面的語言模板...
通過VHDL語言和EPlC6Q240C8芯片實(shí)現(xiàn)16QAM調(diào)制器的設(shè)計(jì)
為了滿足現(xiàn)代通信系統(tǒng)對傳輸速率和帶寬提出的新要求。人們不斷地推出一些新的數(shù)字調(diào)制解調(diào)技術(shù)。正交幅度調(diào)制解調(diào)(quadrature ampli-tude ...
FCSR的基本原理和特性及VHDL可編程邏輯器件的實(shí)現(xiàn)
偽隨機(jī)信號在雷達(dá)、遙控、遙測、通信加密和無線電測量系統(tǒng)領(lǐng)域有著廣泛的應(yīng)用,其產(chǎn)生方法有多種途徑。進(jìn)位反饋移位寄存器(feedbackwithcarrys...
基于VHDL、FPGA實(shí)現(xiàn)智能控制器的設(shè)計(jì)與開環(huán)測試
隨著市場需求的增長,超大規(guī)模集成電路的集成度和工藝水平不斷提高,在一個芯片上完成系統(tǒng)級的設(shè)計(jì)已成為可能。FPGA固有的并行運(yùn)算處理能力,使得它能夠提供各...
采用VHDL語言實(shí)現(xiàn)SDRAM與雙口RAM的數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)
我們的任務(wù)是設(shè)計(jì)一個通用微處理器,它要具有語音、數(shù)據(jù)、圖像等多種處理功能,并具有RS232、USB等多種接口,另外由于多個通道的數(shù)據(jù)都需要進(jìn)行緩存和處理...
采用可編輯邏輯器件和VHDL語言實(shí)現(xiàn)波控系統(tǒng)設(shè)計(jì)的設(shè)計(jì)
相控陣是通過波控系統(tǒng)控制陣列天線各單元通道的相位、幅度以形成空間波束并控制其方位角和俯仰角。早期的波控系統(tǒng)一般采用硬件電路來實(shí)現(xiàn),這種實(shí)現(xiàn)方法的缺點(diǎn)是設(shè)...
基于VHDL語言和可編程邏輯器件實(shí)現(xiàn)HDB3編譯碼器的設(shè)計(jì)
由于VHDL不能處理負(fù)電平,只能面向“1”、“0”兩種狀態(tài),所以要對它的輸出進(jìn)行編碼,如表1所示。編碼的實(shí)現(xiàn)是根據(jù)HDB3編碼原理把二進(jìn)制碼編碼成兩路單...
深度解析ESIstream架構(gòu)的具體實(shí)現(xiàn)方案
概述 當(dāng)使用現(xiàn)代寬帶數(shù)據(jù)轉(zhuǎn)換器時(shí),管理產(chǎn)生的高速串行數(shù)據(jù)流是一個巨大的挑戰(zhàn)。ESIstream是一個開源的串行數(shù)據(jù)接口協(xié)議,成本極低,支持多種FPGA架...
2020-11-04 標(biāo)簽:pcb數(shù)據(jù)接口vhdl 3088 0
基于VHDL語言用FPGA制作SPI-ASI接口轉(zhuǎn)換器
本文在分析ASI發(fā)送系統(tǒng)機(jī)理的基礎(chǔ)之上,提出一種使用FPGA完成ASI發(fā)送系統(tǒng)的實(shí)現(xiàn)方案,并使用VHDL語言在Altara的FPGA上實(shí)現(xiàn)了硬件電路。 ...
利用VHDL語言和EDA應(yīng)用工具設(shè)計(jì)串口異步通信電路
在串行異步通信中,數(shù)據(jù)位是以字符為傳送單位,數(shù)據(jù)位的前、后要有起始位、停止位,另外可以在停止位的前面加上一個比特位(bit)的校驗(yàn)位。其幀格式如圖1所示。
利用VHDL語言的FPGA試驗(yàn)箱設(shè)計(jì)洗衣機(jī)模擬程序
本設(shè)計(jì)利用vhdl硬件描述語言在FPGA試驗(yàn)箱設(shè)計(jì)洗衣機(jī)模擬程序?!衾?個LED表示待機(jī)、正轉(zhuǎn)、反轉(zhuǎn)三種工作狀態(tài)?!糇孕性O(shè)定洗衣機(jī)循環(huán)次數(shù)(最大為16...
fpga的開發(fā)流程有哪些步驟?fpga和嵌入式系統(tǒng)的區(qū)別在哪里?
fpga和嵌入式系統(tǒng)的區(qū)別有哪些?小編先帶大家了解一下。 FPGA和嵌入式系統(tǒng)在電子信息工程領(lǐng)域有著不同的應(yīng)用和特點(diǎn)。 FPGA,即現(xiàn)場可編程門陣列,是...
2023-10-24 標(biāo)簽:fpga嵌入式嵌入式系統(tǒng) 3020 0
VHDL是一種硬件描述語言,于1983年被IEEE制定為國際標(biāo)準(zhǔn)IEEE1076。近年來國內(nèi)引進(jìn)和出版了不少教材,使其在國內(nèi)得到迅速推廣。由于VHDL最...
基于FPGA器件和VHDL語言實(shí)現(xiàn)波形及移相波形發(fā)生器的系統(tǒng)設(shè)計(jì)
標(biāo)準(zhǔn)時(shí)鐘(由晶振電路產(chǎn)生)加于進(jìn)制可編程的n進(jìn)制計(jì)數(shù)器,其溢出脈沖加于可預(yù)置初值的地址計(jì)數(shù)器,生成波形存儲器所需的地址信號,地址信號的產(chǎn)生頻率正比于時(shí)鐘...
2020-08-11 標(biāo)簽:fpga計(jì)數(shù)器vhdl 2794 0
基于VHDL語言和CPLD器件實(shí)現(xiàn)頻譜電平動態(tài)顯示電路的設(shè)計(jì)
LED點(diǎn)陣顯示屏具有醒目、動態(tài)效應(yīng)好、省電節(jié)能、亮度較高、用途廣等優(yōu)點(diǎn),是現(xiàn)代 化城市的主要標(biāo)志之一。利用VHDL硬件描述語言設(shè)計(jì)了以CPLD器件為核心...
用VHDL語言創(chuàng)建一個8位算術(shù)邏輯單元(ALU)
在這個項(xiàng)目中,我們用 VHDL 語言創(chuàng)建一個 8 位算術(shù)邏輯單元 (ALU),并在連接到帶有輸入開關(guān)和 LED 顯示屏的定制 PCB 的 Altera ...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |