完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > rtl
RTL在電子科學(xué)中指的是寄存器轉(zhuǎn)換級(jí)電路（Register Transfer Level）的縮寫，也叫暫存器轉(zhuǎn)移層次。
文章：353個(gè) 瀏覽：61064次 帖子：96個(gè)
芯片驗(yàn)證中的checker和scoreboard介紹
典型的和驗(yàn)證組件相對(duì)比較獨(dú)立的checker，這些checker通常與時(shí)序相關(guān)，例如檢查DUT中的狀態(tài)機(jī)是否永遠(yuǎn)不會(huì)進(jìn)入某個(gè)狀態(tài)，檢查接口上的vld-r...
2023-04-26 標(biāo)簽：RTLFIFO存儲(chǔ)AMBA協(xié)議 2927 0
注：以R起頭的是對(duì)編寫Verilog代碼的IP設(shè)計(jì)者所做的強(qiáng)制性規(guī)定，以G起頭的條款是建議采用的規(guī)范。每個(gè)設(shè)計(jì)者遵守本規(guī)范可鍛煉命名規(guī)范性。
RTL實(shí)例化的clock gating cell淺見
現(xiàn)在的深亞納米工藝的設(shè)計(jì)中，低功耗已經(jīng)是一個(gè)日漸總要的主題了，尤其是移動(dòng)市場(chǎng)蓬勃發(fā)展起來之后，功耗的要求越來越嚴(yán)格，據(jù)傳，在高級(jí)的手機(jī)系統(tǒng)開發(fā)的過程中，...
我們?cè)诰W(wǎng)表里直接插入了RTL的always語句，對(duì)wr_data_7_進(jìn)行了打拍和簡(jiǎn)單邏輯處理（新加的邏輯所需要的輸入信號(hào)都可以在原網(wǎng)表中找到），把處理...
2023-06-06 標(biāo)簽：芯片設(shè)計(jì)RTLECO 2865 0
Xilinx的高質(zhì)量時(shí)鐘輸出ODDR原語
在SDR接口中，ODDR轉(zhuǎn)發(fā)時(shí)鐘（仍在時(shí)鐘樹內(nèi)），輸出端要直連到輸出port，不可加邏輯，連接方式：輸出時(shí)鐘連接ODDR的C引腳，D1固定值1&apos...
2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)SDRRTL 2855 0
ISP模塊中的同樣功能，兩份代碼，仿真功能都是OK的，區(qū)別是多打了一拍。
為valid有效信號(hào)，檢測(cè)到時(shí)輸出高，否則為低，考慮序列疊加情況，比如“1101101”，則有兩個(gè)“1101”，
2023-06-26 標(biāo)簽：RTL狀態(tài)機(jī)fsm 2736 0
Vivado是Xilinx公司2012年推出的新一代集成開發(fā)環(huán)境，它強(qiáng)調(diào)系統(tǒng)級(jí)的設(shè)計(jì)思想及以IP為核心的設(shè)計(jì)理念，突出IP核在數(shù)字系統(tǒng)設(shè)計(jì)中的作用。
2023-09-17 標(biāo)簽：FPGA設(shè)計(jì)寄存器C語言 2725 0
X態(tài)如何通過RTL級(jí)和門級(jí)仿真模型中的邏輯進(jìn)行傳播呢？
在Verilog中，IC設(shè)計(jì)工程師使用RTL構(gòu)造和描述硬件行為。但是RTL代碼中的一些語義，并不能夠準(zhǔn)確地為硬件行為建模。
2023-04-20 標(biāo)簽：IC設(shè)計(jì)VerilogRTL 2682 0
TestBench即測(cè)試平臺(tái)，是為了檢驗(yàn)待測(cè)設(shè)計(jì)（design under test，DUT）而搭建的驗(yàn)證環(huán)境。
在rtl仿真中，有四種狀態(tài)，分別是0、1、x（unknown values）和z（high-impedance values）。
現(xiàn)今的FPGA設(shè)計(jì)規(guī)模越來越龐大，功能越來越復(fù)雜，因此FPGA設(shè)計(jì)的每個(gè)部分都從頭開始著手是不切實(shí)際的。
2023-05-22 標(biāo)簽：FPGA設(shè)計(jì)寄存器EDA工具 2661 0
基于Verilog的經(jīng)典數(shù)字電路設(shè)計(jì)（5）譯碼器
前面講完了編碼器，其實(shí)不知不覺地，也順便把譯碼器也講了，畢竟，二者是一個(gè)相反操作的過程，類似于加減，前進(jìn)與后退，調(diào)制與解調(diào)，F(xiàn)FT 和 IFFT 等等。
2023-10-09 標(biāo)簽：二進(jìn)制LED驅(qū)動(dòng)譯碼器 2660 0
組合邏輯電路的輸出信號(hào)只與當(dāng)前時(shí)刻的輸入信號(hào)有關(guān)，與其他時(shí)刻的輸入狀態(tài)無關(guān)，無存儲(chǔ)電路或反饋電路。
數(shù)字門級(jí)電路可分為兩大類：組合邏輯和時(shí)序邏輯。鎖存器是組合邏輯和時(shí)序邏輯的一個(gè)交叉點(diǎn)，在后面會(huì)作為單獨(dú)的主題處理。
隨著功能復(fù)雜度的快速提升，對(duì)芯片的要求也是隨著提高，所以現(xiàn)在一款芯片的開發(fā)，往往需要數(shù)十人，長(zhǎng)達(dá)幾個(gè)月的共同開發(fā)才能完成。
用于AM/FM、ISM頻段、LoRa傳輸以及衛(wèi)星追蹤的RTL-SDR簡(jiǎn)介
傳統(tǒng)上來說，無線電接收機(jī)僅包含硬件組件，如濾波器、放大器、調(diào)制器和解調(diào)器等等。從最基本的層面來說，所有這些組件的工作方式都是對(duì)一個(gè)模擬信號(hào)執(zhí)行各種數(shù)學(xué)運(yùn)...
把子模塊包含網(wǎng)表的RTL代碼添加到BD中的方法分享
Vivado以IP為核心的設(shè)計(jì)理念的一個(gè)重要支撐就是IP Integrator（簡(jiǎn)稱IPI，IP集成器）。用戶可以很便捷地把VivadoIP Catal...
SystemVerilog引入了interface，這里我們從可綜合的RTL代碼的角度聊聊interface。
基于方法學(xué)flow來聊聊APR工具placement
眾所周知，在prePlace階段打完P(guān)ower后，需要使用APR工具把網(wǎng)表中存在的例化完的instance來全 局放置在core內(nèi)，這個(gè)布局階段（pla...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長(zhǎng)沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
