完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > rtl
RTL在電子科學(xué)中指的是寄存器轉(zhuǎn)換級(jí)電路（Register Transfer Level）的縮寫(xiě)，也叫暫存器轉(zhuǎn)移層次。
文章：353個(gè) 瀏覽：61069次 帖子：96個(gè)
在設(shè)計(jì)一個(gè)復(fù)雜的處理器內(nèi)核時(shí)，可能會(huì)出現(xiàn)1000到2000個(gè)不等的bug，經(jīng)驗(yàn)告訴我們這是事實(shí)，盡管這個(gè)數(shù)字聽(tīng)上去難以置信。
如何用RTL原語(yǔ)實(shí)現(xiàn)MUX門(mén)級(jí)映射呢？
對(duì)于前端設(shè)計(jì)人員，經(jīng)常會(huì)需要一個(gè)MUX來(lái)對(duì)工作模式，數(shù)據(jù)路徑進(jìn)行明確（explicit）的聲明，這個(gè)對(duì)于中后端工程師下約束也很重要。這里介紹一種巧用的R...
寄存器是什么 掌握使用寄存器做設(shè)計(jì)需要注意的事項(xiàng)
既然RTL是以寄存器行為為基礎(chǔ)，那么就必須先了解寄存器是什么，并且掌握使用寄存器做設(shè)計(jì)需要注意的事項(xiàng)。
經(jīng)過(guò)幾周的更新，SV核心部分用戶(hù)自定義類(lèi)型和包內(nèi)容已更新完畢，接下來(lái)就是RTL表達(dá)式和運(yùn)算符。
如何使用SystemC做RTL和C/C++的聯(lián)合仿真呢？
當(dāng)FPGA開(kāi)發(fā)者需要做RTL和C/C++聯(lián)合仿真的時(shí)候，一些常用的方法包括使用MicroBlaze軟核，或者使用QEMU仿真ZYNQ的PS部分。
2023-12-13 標(biāo)簽：VHDL語(yǔ)言RTLC++語(yǔ)言 2059 0
和大家聊聊IC芯片驗(yàn)證中的風(fēng)險(xiǎn)
第一個(gè)，spec 理解錯(cuò)誤。這個(gè)問(wèn)題比較致命。有些bug是designer理解錯(cuò)了spec導(dǎo)致的，然后dv也理解錯(cuò)了，最終導(dǎo)致bug沒(méi)有驗(yàn)證出來(lái)。
可綜合的語(yǔ)法是指硬件能夠?qū)崿F(xiàn)的一些語(yǔ)法，這些語(yǔ)法能夠被EDA工具支持，能夠通過(guò)編譯最終生成用于燒錄到FPGA器件中的配置數(shù)據(jù)流。
本系統(tǒng)中，Basys3的MicroBlaze模塊調(diào)用基于AXI協(xié)議的UART IP核，通過(guò)AXI總線實(shí)現(xiàn)MicroBlaze-UART之間的通信，完成串口打印。
2023-08-02 標(biāo)簽：FPGA設(shè)計(jì)連接器RTL 1986 0
寫(xiě)testbench最最核心的部分就是發(fā)激勵(lì)，今天用一個(gè)簡(jiǎn)單的示例來(lái)介紹如何在uvm里給RTL發(fā)激勵(lì)。
RTL電路的基本工作原理是：晶體管的基極、發(fā)射極和集電極分別與輸入信號(hào)源、負(fù)載電阻和電源連接。通過(guò)確定輸入和輸出的阻抗，并選擇合適的電容和電阻來(lái)實(shí)現(xiàn)阻抗...
PCIe 5.0驗(yàn)證實(shí)戰(zhàn)，經(jīng)常遇到的那些問(wèn)題？
PCIe 5.0是當(dāng)前最新的PCI Express規(guī)范，提供了更高的數(shù)據(jù)傳輸速率和更大的帶寬。
在現(xiàn)代的芯片設(shè)計(jì)里邊，工程師在優(yōu)化功耗和面積上無(wú)所不有其極，這里討論的multi-bit FF 就是其中的一種方法或者稱(chēng)之為一種流程。
多片F(xiàn)PGA之間的互連，經(jīng)常提到多路復(fù)用的概念，也經(jīng)常提到TDM的概念，正確理解多路復(fù)用在多片F(xiàn)PGA原型驗(yàn)證系統(tǒng)中的機(jī)理，尤其是時(shí)序機(jī)制，對(duì)于我們正確...
在RTL編碼中考慮延時(shí)、面積、功耗與布線的問(wèn)題
看下面一段代碼，第四個(gè)else if 分支中的數(shù)據(jù)信號(hào)DATA_is_late_arriving延時(shí)比較高，要怎么處理，將電路的性能提高？
FPGA設(shè)計(jì)的IP和算法應(yīng)用綜述
IP(Intelligent Property) 核是具有知識(shí)產(chǎn)權(quán)核的集成電路芯核總稱(chēng)，是經(jīng)過(guò)反復(fù)驗(yàn)證過(guò)的、具有特定功能的宏模塊，與芯片制造工藝無(wú)關(guān)，可...
2024-03-07 標(biāo)簽：FPGA設(shè)計(jì)寄存器EDA工具 1886 0
如何脫離Vivado建立單獨(dú)仿真環(huán)境軟件呢？
FPGA項(xiàng)目開(kāi)發(fā)的過(guò)程中，需要完成設(shè)計(jì)代碼開(kāi)發(fā)、驗(yàn)證環(huán)境搭建、仿真分析、板級(jí)驗(yàn)證等操作，在這個(gè)過(guò)程中，許多操作雖然必不可少但是步驟是重復(fù)的。
2023-09-27 標(biāo)簽：fpgaFPGA設(shè)計(jì)仿真 1881 0
SystemVerilog中的聯(lián)合(union)介紹
在 SystemVerilog 中，聯(lián)合只是信號(hào)，可通過(guò)不同名稱(chēng)和縱橫比來(lái)加以引用。
2023-10-08 標(biāo)簽：RTLVerilog語(yǔ)言 1866 0
什么是自動(dòng)時(shí)鐘門(mén)控結(jié)構(gòu)呢？關(guān)于自動(dòng)時(shí)鐘門(mén)控的解析
每次作為面試官問(wèn)一些RTL功耗優(yōu)化的問(wèn)題時(shí)候，都會(huì)希望聽(tīng)到一個(gè)答案：優(yōu)化了RTL的clk-gating比例。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長(zhǎng)沙市望城經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
