動態(tài)

• 發(fā)布了文章 2025-06-06 18:58

  網(wǎng)課回放 I 升級版“一站式” PCB 設(shè)計第四期：規(guī)則設(shè)置

  

  網(wǎng)課回放 I 升級版“一站式” PCB 設(shè)計第四期：規(guī)則設(shè)置

  allegro PCB設(shè)計

  243瀏覽量

• 發(fā)布了文章 2025-05-23 21:34

  高密PCB設(shè)計秘籍：BB Via制作流程全解析

  

  大家好！今天我們來介紹高密PCB設(shè)計中通常會使用到的類型BBVia制作流程。BBVia：BBVia是通過多層PCB板中的表面覆銅孔層、內(nèi)部覆銅孔層或內(nèi)部掩銅層連接的盲孔和埋孔結(jié)構(gòu)。應(yīng)用場景1、走線需要從頂層（或底層）直接連接到中間某一層（而非貫穿到底層）時，需要使用BBVia，它能有效減少過孔占用表層空間。2、BBVia的孔徑通常較?。ㄈ?.1mm以下），且

  PCB板 PCB設(shè)計

  318瀏覽量

• 發(fā)布了文章 2025-05-16 13:02

  DesignCon 采訪 | Cadence 的前瞻性方法和先進封裝設(shè)計的未來

  

  隨著半導(dǎo)體產(chǎn)業(yè)快速發(fā)展，人工智能加速推動對高性能計算的需求，Cadence將自己定位為仿真和設(shè)計自動化領(lǐng)域的行業(yè)先鋒。在于圣克拉拉會議中心舉行的DesignCon2025大會上，Cadence產(chǎn)品管理總監(jiān)BradGriffin分享了公司在信號完整性、電源完整性、熱仿真和電磁分析方面的最新進展，這些技術(shù)正是行業(yè)向異構(gòu)集成和芯粒架構(gòu)轉(zhuǎn)型的關(guān)鍵驅(qū)動力?！斑@標志著C

  Cadence 人工智能 封裝設(shè)計

  476瀏覽量

• 發(fā)布了文章 2025-05-16 13:02

  PCB Layout 約束管理，助力優(yōu)化設(shè)計

  

  本文重點PCBlayout約束管理在設(shè)計中的重要性Layout約束有助避免一些設(shè)計問題設(shè)計中可以使用的不同約束在PCB設(shè)計規(guī)則和約束管理方面，許多設(shè)計師試圖采用“一刀切”的方法，認為同樣的規(guī)則設(shè)定可以進行被反復(fù)利用。但對于電路板來說，通用的間距規(guī)則和其他設(shè)計約束可能會帶來過大的誤差。要設(shè)計出既能按預(yù)期工作又易于制造的電路板，layout約束管理必須精確貼合相

  Layout pcb PCB 約束管理

  374瀏覽量

• 發(fā)布了文章 2025-05-10 11:09

  網(wǎng)課回放 I 升級版“一站式” PCB 設(shè)計第三期：原理圖完整性及可靠性分析

  

  網(wǎng)課回放 I 升級版“一站式” PCB 設(shè)計第三期：原理圖完整性及可靠性分析

  Cadence PCB 設(shè)計

  232瀏覽量

• 發(fā)布了文章 2025-05-10 11:08

  技術(shù)資訊 | 選擇性 BGA 焊膏的可靠性

  

  隨著時間的推移，采用BGA封裝的器件密度不斷提高，焊球數(shù)量也越來越多。由于器件之間的間距較小，焊球數(shù)量龐大且間距縮小，如今即使是一些簡單的器件，也需要采用盤中孔的HDI工藝。為了確保良率，在組裝時需要特別注意這些器件，并通過有針對性的X射線檢查，確保成功焊接。進入大批量生產(chǎn)階段后，通常會面臨降低成本的壓力。為此，人們往往從高焊球數(shù)器件上的焊膏印刷入手。更換材

  BGA 器件 焊膏

  447瀏覽量

• 發(fā)布了文章 2025-04-25 20:16

  受控阻抗布線技術(shù)確保信號完整性

  

  核心要點受控阻抗布線通過匹配走線阻抗來防止信號失真，從而保持信號完整性。高速PCB設(shè)計中，元件與走線的阻抗匹配至關(guān)重要。PCB材料的選擇（如低損耗層壓板）對減少信號衰減起關(guān)鍵作用。受控阻抗布線如何保障信號完整性為實現(xiàn)電路信號完整性，需遵循以下設(shè)計規(guī)范：避免直角走線、隔離時鐘信號與電源信號、保持元件間最短距離。受控阻抗布線通過調(diào)整走線尺寸和環(huán)境參數(shù)，使其特性阻

  PCB設(shè)計 信號完整性 阻抗 阻抗匹配

  685瀏覽量

• 發(fā)布了文章 2025-04-11 17:21

  技術(shù)資訊 | 信號完整性測試基礎(chǔ)知識

  

  本文重點信號完整性測試需要從測試電路板和原型獲取實驗數(shù)據(jù)并加以分析。在理想的工作流程中，還會仿真信號完整性指標，并將其與實際測量值進行比較。信號完整性測試只能檢查特定的結(jié)構(gòu)，通常需要在測試前設(shè)計和仿真測試電路板。為確?？煽啃圆⒎闲袠I(yè)標準，高速PCB和高頻PCB必須經(jīng)過一系列測試。其中許多測試都是由層壓板供應(yīng)商或PCB制造商執(zhí)行，這有助于確保符合安全和環(huán)境法

  信號完整性 分析儀 測試

  1.4k瀏覽量

• 發(fā)布了文章 2025-04-03 21:32

  輔助協(xié)作的簡單原理圖文檔

  

  電子設(shè)備的原理圖作為PCB設(shè)計的基礎(chǔ)用于顯示電路圖。除了定義器件和電路之間的電氣連接之外，原理圖還有更深層次的作用：展示理解設(shè)計所需的文檔。這是一種前端文檔，要充分理解設(shè)計的核心功能、過去的修訂版本以及器件之間的高級連接，此文檔必不可少。如果希望在單個文檔中準確地傳達這些信息，而不是將要求分散到多個文檔中，那么可以在原理圖中包含一些簡單的文檔。對于多學科協(xié)作

  PCB設(shè)計 電子設(shè)備 電路圖

  388瀏覽量

• 發(fā)布了文章 2025-03-31 14:45

  高階研修班 第一期：SI PI工具安裝準備與高效學習技巧

  

  李老師經(jīng)過深思熟慮和精心整理，歷時五日，為大家構(gòu)建了一個全面而系統(tǒng)的學習框架，涵蓋了信號完整性（SI）、電源完整性（PI）、高速接口、反射、串擾、電源分配網(wǎng)絡(luò)（PDN）、電源噪聲、高速接口、SERDES、DDR5/

  仿真 信號完整性 電源完整性

  339瀏覽量