作者：Dr. Bernhard Strzalkowski

本文通過故意破壞IGBT/MOSFET功率開關(guān)來研究柵極驅(qū)動(dòng)器的隔離耐受性能。

在電動(dòng)/混合動(dòng)力汽車等高可靠性、高性能應(yīng)用中，隔離式柵極驅(qū)動(dòng)器需要確保隔離柵在任何情況下都保持完整。由于Si-MOSFET/IGBT的不斷改進(jìn)以及GaN和SiC技術(shù)的引入，現(xiàn)代功率轉(zhuǎn)換器/逆變器的功率密度正在上升。因此，需要新的、高度集成的、隔離的、可靠的柵極驅(qū)動(dòng)器。這些驅(qū)動(dòng)器的外形尺寸很小，因?yàn)?a target="_blank">電氣隔離已經(jīng)集成在驅(qū)動(dòng)器芯片上。這種電氣隔離可以通過集成的高壓微變壓器或電容器來實(shí)現(xiàn)。1, 2, 3一個(gè)不可預(yù)測(cè)的系統(tǒng)故障可能會(huì)損壞和爆炸電源開關(guān)甚至整個(gè)電源逆變器。因此，需要研究高功率密度逆變器的柵極驅(qū)動(dòng)器隔離安全性能。在最壞的情況下，當(dāng)電源開關(guān)損壞時(shí)，必須測(cè)試和驗(yàn)證隔離可靠性。

介紹

在最壞的情況下，當(dāng)高功率MOSFET/IGBT發(fā)生故障時(shí)，逆變器的數(shù)千μF組電容將迅速放電。釋放的能量會(huì)導(dǎo)致 MOSFET/IGBT 損壞、封裝爆炸和等離子體退出環(huán)境。4一部分能量流入柵極驅(qū)動(dòng)器電路，導(dǎo)致電氣過應(yīng)力。5由于功率密度極高，即使芯片本身發(fā)生故障，驅(qū)動(dòng)芯片的構(gòu)造也應(yīng)保持電氣隔離。

構(gòu)建現(xiàn)代、高度集成的柵極驅(qū)動(dòng)器

芯片級(jí)隔離采用平面微變壓器方法，提供電氣隔離。它采用晶圓級(jí)技術(shù)制造，并配置為半導(dǎo)體元件外形。1i耦合器通道由兩個(gè)集成電路（IC）和芯片級(jí)變壓器組成（圖1）。絕緣層提供隔離柵，以分隔每個(gè)變壓器的頂部和底部線圈（圖 2）。數(shù)字隔離器在刨光變壓器線圈之間使用至少20 μm厚的聚酰亞胺絕緣層，這是晶圓制造工藝的一部分。這種制造工藝允許隔離元件以低成本、卓越的質(zhì)量和可靠性與任何代工廠半導(dǎo)體工藝集成。圖2中的橫截面顯示了由厚聚酰亞胺層隔開的頂部和底部線圈的匝數(shù)。?

圖1.MOSFET半橋驅(qū)動(dòng)器ADuM3223的芯片排列。

圖2.ADuM3223：微變壓器橫截面。

封裝內(nèi)的分離式引腳框架完成了隔離。當(dāng)柵極驅(qū)動(dòng)器輸出芯片因電源開關(guān)爆炸而損壞時(shí)，內(nèi)部芯片分區(qū)和布置必須確保隔離層保持完整。已實(shí)施多項(xiàng)保護(hù)措施，以確保柵極驅(qū)動(dòng)器隔離的生存：

正確確定外部電路的尺寸，以限制流入柵極驅(qū)動(dòng)器芯片的能量流

輸出晶體管在驅(qū)動(dòng)芯片上的適當(dāng)放置

微變壓器在芯片上的適當(dāng)放置

封裝內(nèi)部的適當(dāng)排列控制和驅(qū)動(dòng)器芯片

ADuM3223的內(nèi)部芯片排列柵極驅(qū)動(dòng)器（圖1）展示了一個(gè)芯片放置示例，可避免極端電氣過應(yīng)力期間的電氣隔離擊穿。

模擬最壞逆變器故障情況的破壞性測(cè)試

構(gòu)建了一個(gè)具有385 V和750 V兩個(gè)電壓電平的測(cè)試電路，以模擬真實(shí)的功率逆變器條件。電壓電平385 V在需要使用110 V/230 V交流電網(wǎng)進(jìn)行功率因數(shù)校正的系統(tǒng)中非常常見。750 V 的電壓電平在使用額定擊穿電壓為 1200 V 的開關(guān)的驅(qū)動(dòng)應(yīng)用中使用的大功率逆變器中很常見。

在破壞性測(cè)試中，一個(gè)逆變器支路（由電源開關(guān)和適當(dāng)?shù)尿?qū)動(dòng)器組成）被打開，直到開關(guān)失效。記錄銷毀期間的波形，以確定流入柵極驅(qū)動(dòng)器芯片的能級(jí)。研究了幾種保護(hù)措施，以限制流入柵極驅(qū)動(dòng)器電路的破壞能量。在破壞性測(cè)試中使用了幾種類型的IGBT和MOSFET。

具有受控MOSFET/IGBT損壞的測(cè)試電路

對(duì)于IGBT/MOSFET驅(qū)動(dòng)器電氣過應(yīng)力測(cè)試（EOS測(cè)試），設(shè)置了一個(gè)非常接近真實(shí)條件的電路。該電路包括適合功率范圍為5 kW至20 kW的逆變器的電容器和電阻器。對(duì)于軸向型柵極電阻Rg，使用2 W額定功率金屬電阻器。應(yīng)用一個(gè)阻斷二極管D1，以避免能量從高壓電路反轉(zhuǎn)到外部電源。這也反映了現(xiàn)實(shí)條件，因?yàn)楦?dòng)電源包括至少一個(gè)整流器（即自舉電路）。高壓電源HV通過包括電荷電阻Rch和一個(gè)開關(guān)S1的電路對(duì)塊電解質(zhì)電容充電。

對(duì)于EOS測(cè)試，施加500 μs的導(dǎo)通信號(hào)來控制輸入VIA或 V興業(yè)銀行.這種通過微隔離傳輸?shù)膶?dǎo)通信號(hào)導(dǎo)致功率晶體管T1短路和破壞。在某些情況下，觀察到晶體管封裝爆炸。

使用兩種電壓電平的四種電源開關(guān)類型來模擬逆變器損壞。針對(duì)特定開關(guān)類型的第一次測(cè)試是在沒有功率限制電路的情況下進(jìn)行的，然后是使用功率限制電路進(jìn)行的。為了限制在損壞階段流入驅(qū)動(dòng)器電路的能量，在某些測(cè)試中，齊納二極管Dz（BZ16，1.3 W）直接施加到驅(qū)動(dòng)器輸出引腳。還研究了柵極電阻的不同值。

無(wú)能量限制的直接?xùn)艠O驅(qū)動(dòng)器電路損壞測(cè)試電路

進(jìn)行了另一個(gè)模擬最壞情況的測(cè)試，其中破壞性能量直接施加到柵極驅(qū)動(dòng)器的輸入和輸出芯片上。在這種破壞性測(cè)試中，充滿電的大容量電容器直接連接到柵極驅(qū)動(dòng)器的輸出引腳（圖 4）。該測(cè)試表現(xiàn)出最差的過應(yīng)力，因此檢查了隔離耐受能力。能量直接流入驅(qū)動(dòng)器電路，而柵極電阻是唯一的功率限制器件。繼電器S2將高壓耦合到柵極驅(qū)動(dòng)器輸出電路中。

圖3.EOS電路ADuM4223的布局，用于測(cè)量電源開關(guān)損壞對(duì)隔離耐受性的影響。

圖4.EOS電路ADuM4223的布局，用于確定隔離耐受的能量限值。

圖5顯示了沒有任何器件限制能量流入輸入和輸出芯片的最差情況測(cè)試。通過開關(guān)S1將高壓750 V直接施加到輸出芯片中，代表了最壞的情況，即中間高壓750 V在沒有能量限制柵極電阻的情況下被引導(dǎo)至驅(qū)動(dòng)器芯片。

圖5.EOS電路ADuM4223在最壞情況下，當(dāng)能量直接施加到輸入和輸出芯片時(shí)。

另一種可能的最壞情況是向驅(qū)動(dòng)器初級(jí)側(cè)的控制芯片施加過高的電源電壓。建議的最大輸入電源電壓為5.5 V。如果產(chǎn)生輸入電壓的DC-DC轉(zhuǎn)換器失去穩(wěn)壓，其輸出電壓可能會(huì)增加。在失去穩(wěn)壓的情況下，對(duì)于最先進(jìn)的DC-DC轉(zhuǎn)換器，轉(zhuǎn)換器的輸出電壓可能會(huì)增加兩到三倍。施加到ADuM4223輸入芯片的能量有限，并且一如既往，電阻、電源開關(guān)和電感器等其他器件也已到位。這些設(shè)備阻礙能量流入控制芯片。選擇15 V電源電壓，電流限制為1.5 A，以真實(shí)模擬DC-DC轉(zhuǎn)換器故障。

實(shí)驗(yàn)結(jié)果

表1顯示了使用圖3、圖4和圖5電路進(jìn)行的過應(yīng)力測(cè)試的結(jié)果。為了確定保護(hù)電路的影響，對(duì)每種MOSFET/IGBT功率開關(guān)類型進(jìn)行了兩次測(cè)試。對(duì)于 9、10 和 11 的最壞情況測(cè)試，使用機(jī)械開關(guān) S1 和 S2。

通常，齊納二極管有助于保護(hù)驅(qū)動(dòng)器電路，如表所示（將測(cè)試1與測(cè)試2進(jìn)行比較時(shí)）。但是，當(dāng)柵極電阻值太小時(shí)，盡管有齊納二極管，驅(qū)動(dòng)器也會(huì)被破壞（比較測(cè)試3和測(cè)試4）。

通過將測(cè)試 2 與測(cè)試 3 以及測(cè)試 3 與測(cè)試 4 進(jìn)行比較，可以估計(jì)駕駛員損壞能量。測(cè)試5和6給出了一個(gè)非常有趣的結(jié)論：超結(jié)MOSFET似乎比具有相同額定功率的IGBT產(chǎn)生明顯低于流入柵極驅(qū)動(dòng)器的能量水平。測(cè)試9、10和11（無(wú)限能量流入控制和驅(qū)動(dòng)器芯片）的目的是研究最壞情況下的隔離耐受性能。

MOSFET 與 IGBT 的不同破壞行為

破壞性測(cè)試顯示不同的波形受到電源開關(guān)損壞。圖6顯示了超結(jié)MOSFET的波形。從導(dǎo)通到芯片破壞之間的時(shí)間段約為100 μs。流入驅(qū)動(dòng)器芯片的電流非常有限，可以承受過應(yīng)力。對(duì)于相同的測(cè)試條件，標(biāo)準(zhǔn)MOSFET會(huì)產(chǎn)生明顯更高的柵極電流和過壓，從而導(dǎo)致驅(qū)動(dòng)器損壞，如圖7所示。

圖6.損壞SPW2460C3產(chǎn)生的波形圖;沒有觀察到驅(qū)動(dòng)程序損壞。

圖7.通過并行損壞 2xFDP5N50 而產(chǎn)生的波形圖;柵極驅(qū)動(dòng)器出現(xiàn)故障。

切屑損壞分析

柵極驅(qū)動(dòng)器的部分封裝在不同開關(guān)和不同測(cè)試條件下顯示出類似的芯片損壞。圖8顯示了測(cè)試8中基于P-MOSFET的輸出驅(qū)動(dòng)器級(jí)的損壞情況（表1）。在 750 V 的大電壓下進(jìn)行的測(cè)試引起了 IGBT 爆炸，以及限制裝置 Rg 和 DZ 的破壞;但是，只有非?？拷_V鍵合線的小熔融區(qū)域DDA是可見的。損傷階段的柵極過電流通過P-MOSFET的本征二極管流入100 μF電容。由于電流擁擠，靠近鍵合線的區(qū)域熔化了。未觀察到驅(qū)動(dòng)器芯片進(jìn)一步損壞，控制芯片上未觀察到隔離損壞。圖9顯示了測(cè)試9期間的熔融區(qū)域，其中150 V的高電壓直接施加到驅(qū)動(dòng)器芯片上?？刂菩酒碾姎飧綦x經(jīng)受住了這種極端的過應(yīng)力測(cè)試。

圖8.柵極驅(qū)動(dòng)器芯片照片，顯示測(cè)試8期間的損壞區(qū)域（ADuM4223 #1）。僅在輸出芯片上出現(xiàn)小熔融區(qū)域。未檢測(cè)到隔離損壞。

圖9.柵極驅(qū)動(dòng)器芯片照片顯示測(cè)試9期間損壞區(qū)域（ADuM4223 #2）。極端的電氣過應(yīng)力并沒有破壞控制芯片。未檢測(cè)到隔離損壞。

通過開關(guān)S1（圖5）將750 V直接施加到輸出芯片中是最壞的情況，因?yàn)轵?qū)動(dòng)器電路中消耗了無(wú)限的能量。圖10中的芯片照片顯示了驅(qū)動(dòng)器電路的明顯熔融區(qū)域，與圖9中的損壞形成鮮明對(duì)比，其中超過能量受到柵極電阻的限制。

圖 10.柵極驅(qū)動(dòng)器芯片照片，顯示測(cè)試 10 期間損壞的區(qū)域。施加到輸出驅(qū)動(dòng)器的無(wú)限能量破壞了電路;顯著的熔融區(qū)域。但是，沒有觀察到隔離的損壞。

初級(jí)側(cè)的最壞情況是向控制芯片施加過高的電源電壓。因此，在測(cè)試11中，對(duì)V施加15 V的電源電壓電子數(shù)據(jù)處理引腳（圖 5），明顯超過絕對(duì)最大額定值 7.0 V。圖11中的照片顯示了V附近的芯片熔融區(qū)域電子數(shù)據(jù)處理針。

圖 11.輸入控制芯片照片，顯示測(cè)試 11 期間損壞的區(qū)域。施加到電路上的能量在V周圍形成了一個(gè)非常有限的熔融區(qū)域。電子數(shù)據(jù)處理針。沒有觀察到隔離的損壞。

結(jié)論

電源開關(guān)的破壞性測(cè)試不會(huì)影響集成柵極驅(qū)動(dòng)器ADuM4223/ADuM3223的隔離耐受性。即使驅(qū)動(dòng)器因流入輸出芯片的能量過多而損壞，也只會(huì)發(fā)生局部和有限的熔融區(qū)域。多余的能量通過P-MOS驅(qū)動(dòng)晶體管引導(dǎo)到隔斷電容中。因此，熔融區(qū)域只發(fā)生在P-MOS區(qū)域。

ADuM4223/ADuM3223的芯片布置不允許熔融區(qū)域擴(kuò)散到控制芯片（包括電隔離信號(hào)變壓器）中。為了限制流入驅(qū)動(dòng)器輸出的能量，可以使用齊納二極管。齊納二極管與適當(dāng)?shù)臇艠O電阻相結(jié)合，可以在電源開關(guān)損壞階段保護(hù)柵極驅(qū)動(dòng)器。可以將柵極電阻設(shè)計(jì)為在正常工作期間管理功耗，并在電源開關(guān)損壞期間將驅(qū)動(dòng)器與電源開關(guān)分開。當(dāng)高電壓直接施加到芯片中時(shí)，柵極電阻器充當(dāng)保險(xiǎn)絲。電阻器將芯片損壞限制在輸出電源開關(guān)周圍的小熔融區(qū)域。

在最壞的情況下，當(dāng)對(duì)輸出芯片施加無(wú)限能量時(shí)，驅(qū)動(dòng)器輸出引腳附近的熔融區(qū)域有限。該測(cè)試不影響隔離耐受性。在初級(jí)側(cè)的最壞情況下，當(dāng)電源電壓明顯上升到絕對(duì)最大額定值以上時(shí)，觀察到電源電壓引腳周圍的熔融區(qū)域有限。在任何電氣過應(yīng)力測(cè)試中，都沒有減弱隔離的跡象。隨后進(jìn)行的高壓隔離測(cè)試證實(shí)了電氣微隔離的耐受性能。適當(dāng)?shù)男酒Y(jié)構(gòu)以及驅(qū)動(dòng)器封裝內(nèi)的芯片排列避免了破壞性能量擴(kuò)散到微變壓器的高壓隔離層中。

審核編輯：郭婷