以MapD為代表的圖分析數(shù)據(jù)庫系統(tǒng)通過GPU、Phi等新型眾核處理器來支持高性能分析處理在面向復(fù)雜數(shù)據(jù)模式時連接操作仍然是重要的性能瓶頸，近年來。異構(gòu)處理器逐漸成為高性能計算的主流平臺，內(nèi)存連接性能的研究從多核CPU平臺擴展到新興的眾核處理器，但眾多的研究成果并未系統(tǒng)地揭示連接算法性能、連接數(shù)據(jù)集大小、硬件架構(gòu)之間的內(nèi)在聯(lián)系，難以為未來異構(gòu)處理器平臺的數(shù)據(jù)庫提供連接平臺優(yōu)化選擇策略．本文以面向多核CPU、Xeon Phi、GPU處理器平臺的內(nèi)存連接優(yōu)化技術(shù)為目標。通過優(yōu)化內(nèi)存哈希表設(shè)計。實現(xiàn)以向量映射替代哈希映射操作。消除哈希代價對內(nèi)存連接算法的影響，從而更加準確地測量內(nèi)存連接算法在多核CPU的cache大小、Xeon Phi的cache大小、Xeon Phi的并發(fā)多線程、GPU的SIMT（單指令多線程）機制等硬件相關(guān)因素影響下的性能特征，實驗結(jié)果表明。緩存與并發(fā)多線程機制是提高內(nèi)存連接算法性能的重要影響因素，緩存機制對于滿足cache大小的連接操作具有性能優(yōu)勢，而GPU的并發(fā)多線程機制則在較大表的連接操作中具有較高的性能，XeonPhi則在滿足其L2 cache大小的連接操作中具有最高性能，實驗結(jié)果揭示了內(nèi)存連接操作性能與異構(gòu)處理器硬件特性的聯(lián)系。為未來異構(gòu)處理器平臺內(nèi)存數(shù)據(jù)庫查詢優(yōu)化器提供了優(yōu)化策略．