DC-DC將啟動(dòng)Rise Vadj電源。一直以來(lái)，我的Vccint，Vccaux，Vccmgt，一些擁有DDR3和其他功能的銀行都在上電和工作。我的問(wèn)題：這是正常的操作嗎？它不會(huì)傷害芯片嗎？我知道VCCO
2020-08-18 09:51:02
FPGA各管腳含義用戶I/O：不用解釋了。配置管腳：MSEL[1:0] 用于選擇配置模式，比如AS、PS等。DATA0 FPGA串行數(shù)據(jù)輸入，連接到配置器件的串行數(shù)據(jù)輸出管腳。DCLK FPGA串行
2014-12-29 11:46:33
文章目錄各種硬件CPUGPUNPUFPGA各芯片架構(gòu)特點(diǎn)總結(jié)國(guó)產(chǎn)化分析華為Atlas 300寒武紀(jì)比特大陸各種硬件CPUCPU（Central Processing Unit）中央處理器，是一塊
2021-07-26 07:02:18
電壓 VCCINT 的緩升時(shí)間必須在制造商規(guī)定的范圍內(nèi)。對(duì)于一些 FPGA，由于 VCCINT 會(huì)在晶體管閾值導(dǎo)通前停留更多時(shí)間，因此過(guò)長(zhǎng)的緩升時(shí)間可能會(huì)導(dǎo)致啟動(dòng)電流持續(xù)較長(zhǎng)時(shí)間。如果電源向 FPGA
2020-10-22 11:35:35
的VCCIO必須相同，不能夠使用2種VCCIO標(biāo)準(zhǔn)；3、一個(gè)bank不需要VCCIO，也可以把VCCIO連接到外部電壓上；4、一個(gè)bank內(nèi)使用多個(gè)電源管腳是為了均衡供電，避免一個(gè)管腳電流...
2021-12-28 07:06:23
告如下的錯(cuò)誤（截圖的原因，只給出Error的前半部分）：可以看出，差分信號(hào)需要的VCCIO是2.5V。實(shí)際上軟件并不知道在實(shí)際的系統(tǒng)上該BANK的VCCIO接的電源是多少，只要不定義該BANK的任一IO
2018-09-03 11:08:41
FPGA使用的電源類型有哪些？ FPGA電源要求輸出電壓范圍從1.2V到5V，輸出電流范圍從數(shù)十毫安到數(shù)安培?？捎萌N電源：低壓差(LDO)線性穩(wěn)壓器、開(kāi)關(guān)式DC-DC穩(wěn)壓器和開(kāi)關(guān)式電源模塊。最終
2012-02-24 11:42:19
特殊供電需求）。這4類電源分別是內(nèi)核電壓VCCINT、I/O電壓VCCIO、PLL模擬電壓VCCA和PLL數(shù)字電壓VCCD_PLL。這4類電源電壓中，內(nèi)核電壓固定1.2V、PLL模擬電壓固定2.5V
2015-04-22 12:06:21
，Cyclone III系列器件的供電一般是分4大類，壓值有2-3檔（可能更多檔，這主要取決于不同bank的I/O電壓是否有特殊供電需求）。這4類電源分別是內(nèi)核電壓VCCINT、I/O電壓VCCIO、PLL
2019-01-10 09:34:18
本人小菜鳥(niǎo)一個(gè)，剛開(kāi)始學(xué)習(xí)FPGA，希望各位大神指點(diǎn)，最近看DATASHEET有點(diǎn)暈，求助Xilinx Spartan6—LX的電源供電怎么設(shè)計(jì)，IO電壓和核電壓這個(gè)還好理解，可是那個(gè)輔助電壓
2014-06-13 10:55:11
，可以請(qǐng)您介紹一下FPGA的電源要求嗎？好的！我覺(jué)得這樣更容易理解該DC/DC轉(zhuǎn)換器系列被定義為“FPGA用”的原因。說(shuō)到FPGA，制造商有很多，功能以及構(gòu)成也各式各樣。在這里希望大家了解的是相比之下
2018-12-03 14:40:01
,Vccbram,Vccaux,Vccaux_io,Vcco。其中，如果Vccint和Vccbram是相同的電壓，則可以采用同一電源供電，同時(shí)啟動(dòng)。Vccaux，Vccaux_io和Vcco為同一電壓則亦可以采用
2023-11-03 11:08:33
以采用同一電源供電，同時(shí)啟動(dòng)。Vccaux，Vccaux_io和Vcco為同一電壓則亦可以采用同一電源，同時(shí)啟動(dòng)。除此，在設(shè)計(jì)FPGA的原理圖中要需要特別關(guān)注Serdes的供電（不同的廠家，甚至同一廠家
2019-07-18 14:26:01
FPGA的特殊電源有哪些要求 為確保正確上電，內(nèi)核電壓VCCINT的緩升時(shí)間必須在制造商規(guī)定的范圍內(nèi)。對(duì)于一些FPGA，由于VCCINT會(huì)在晶體管閾值導(dǎo)通前停留更多時(shí)間，因此過(guò)長(zhǎng)的緩升時(shí)間可能會(huì)
2012-02-24 11:35:48
你好根據(jù)數(shù)據(jù)表，Virtex6需要按
VCCINT->
VCCAUX-> VCCO的順序上電順序。
VCCAUX和VCCO允許同時(shí)斜坡，前提是兩者均由相同
電源供電。對(duì)于斷電，排序?yàn)?/div>
2020-06-12 16:33:31
學(xué)習(xí)的時(shí)候了解到FPGA的多路供電要求一定的上電斷電順序，目前在搞Altera的Cyclone IV系列的FPGA，主要有內(nèi)部邏輯供電VCCINT，PLL供電VCCD_PLL，IO口供電VCCIO等
2017-05-18 22:36:29
的電平。FPGA設(shè)置為QSPI引導(dǎo)，但QSPI中沒(méi)有映像。電源是：Bank 0,12,13是+ 2V533銀行是+ 1V834,35銀行是+ 1V5銀行500,5001是+ 2V5Bank 502
2020-07-14 14:25:30
我在我的自定義主板上使用Spartan 3A DSP。所有電源均來(lái)自外部電源（包括1.2V核心電源（Vccint））。我的問(wèn)題是，如果意外的話，如果任何電源線損壞且Vcco或Vccint長(zhǎng)時(shí)間沒(méi)有
2019-05-28 12:16:42
在Spartan 6上，它顯示VCCINT范圍為1.14V至1.26V。我想在1.1V下運(yùn)行器件，并且需要知道這可能會(huì)對(duì)器件產(chǎn)生什么影響。我確定這是一個(gè)不同于過(guò)電壓的條件，這可能會(huì)傷害它。我認(rèn)為它可
2019-07-22 10:45:30
連接？我想不是，但只是為了確保。我應(yīng)該為J-TAG TDI和TMS引腳放置任何外部上拉電阻嗎？或者內(nèi)部的就足夠了？使用3.3V（VCCIO和VCCAUX）和1.2V（VCCINT）為我的設(shè)計(jì)供電時(shí)，我
2019-06-06 13:09:53
的VCCINT和VCCO / VCCAUX電源低于a某個(gè)門檻。來(lái)自此上電復(fù)位電路的復(fù)位信號(hào)與FPGA固件中的DCM相連。通過(guò)在我們的設(shè)計(jì)中移除此上電復(fù)位電路，我們基本上將DCM模塊作為固件中的獨(dú)立模塊
2019-04-18 10:15:45
- >（SW電源） - > 1.8V - >（LDO） - > 2.5V所以1V到VCCINT＆amp;來(lái)自LDO的VCCBRAM在1.35V之后施加到VCCO_34＆amp;組
2020-07-31 08:16:06
s/PCB-decoupling-capacitors-for-Virtex-6/mp/87968#M7230后，我仍有一些關(guān)于Virtex-6電源去耦的擔(dān)憂。UG373（v1.2）提到的ONLY電容是VCCINT的330μF電容
2020-06-15 16:27:01
您好，我正在試圖弄清楚XC2V6000在上電時(shí)會(huì)消耗多少電流。 DS表示“VCCINT，VCCAUX和VCCO電源應(yīng)逐漸上升，單調(diào)，不超過(guò)200μs，不低于50 ms?！边@意味著，如果VCCINT
2018-09-30 11:20:54
_XCKU060_2FFVA1517E、FPGA_XC7A200T_2FFG1156C）電壓主要有VCCINT(內(nèi)核電壓)，VCCRAM（RAM塊電壓），VCCAUX（輔助電壓），VCCO（IO電壓）以及高速串行收發(fā)器GTX Transceiver的供電電壓。一般，VCCINT=VCCBRAM=1.0V,VCCO=VCCAUX=VCCAUX_IO=1.8V.高速
2021-12-28 06:38:44
引言： 我們?cè)谶M(jìn)行FPGA原理圖和PCB設(shè)計(jì)時(shí)，都會(huì)涉及到FPGA芯片管腳定義和封裝相關(guān)信息，本文就Xilinx 7系列FPGA給出相關(guān)參考，給FPGA硬件開(kāi)發(fā)人員提供使用。通過(guò)本文，可以了解到
2021-05-28 09:23:25
引言： 我們?cè)谶M(jìn)行FPGA原理圖和PCB設(shè)計(jì)時(shí)，都會(huì)涉及到FPGA芯片管腳定義和封裝相關(guān)信息，本文就Xilinx 7系列FPGA給出相關(guān)參考，給FPGA硬件開(kāi)發(fā)人員提供使用。通過(guò)本文，可以了解到
2021-07-08 08:00:00
此篇先細(xì)致探索一下板卡的硬件資源。 如下圖所示，主要以Artix-7 50T FPGA為核心，外圍有電源管理和時(shí)鐘電路，通信、輸入輸出端口，和存儲(chǔ)器。電源管理: 板卡電源輸入有兩種方式1） 由DC
2016-12-12 22:12:39
作為ESD保護(hù)元件。如果電源違反了跟蹤要求并超過(guò)了保護(hù)二極管的正向偏置，那么該器件就可能被損壞。內(nèi)核電壓：內(nèi)核電壓軌通常設(shè)定成VCCINT，為FPGA邏輯供電。要求的電流從幾百毫安到幾十安培，具體大小
2015-05-19 16:45:58
電源軌在1.8V FPGA電源軌實(shí)際啟用之前緩慢上升至約1V，之后它會(huì)下降至0V并正常上升至2.5V。如果我刪除所有外部電路，我沒(méi)有看到這種行為（圖片也附上）。根據(jù)數(shù)據(jù)表：建議的上電順序?yàn)?b class="flag-6" style="color: red">VCCINT
2020-07-30 09:51:29
嗨，我目前正在使用Artix-7 FPGA進(jìn)行低功耗技術(shù)的實(shí)驗(yàn)，我觀察到很少有Vccint引腳連接到Artix-7芯片。我想知道為什么我們需要很少的Vccint引腳用于芯片而不僅僅是1個(gè)引腳？如果1
2020-08-26 15:33:42
我有一個(gè)使用Artix-7 FPGA（不使用GPT接口）的電路板設(shè)計(jì)，其中VCCINT，VCCBRAM和MGTAVCC電壓軌連接到一個(gè)1.0V的VRM電源。電源順序正確（VCCINT
2020-04-08 10:05:14
你好根據(jù)ZYNQ-7000 TRM，板載最小/最大電源軌[VCCINT，VCCAUX＆amp; VCCBRAM]等...可以使用內(nèi)部XADC電源傳感器進(jìn)行監(jiān)控。你能否分享一下procdure或命令來(lái)監(jiān)控linux環(huán)境中的ZYNQ rails。謝謝
2020-04-13 06:44:08
本帖最后由 Stark揚(yáng) 于 2018-10-11 15:31 編輯
想請(qǐng)教各位，fpga設(shè)計(jì)的信號(hào)發(fā)生器的輸出脈沖在示波器中顯示的波形幅值特別低，請(qǐng)問(wèn)這個(gè)幅值是與芯片的VCCIO口的電壓有關(guān)么，VCCIO電壓3.3v。這個(gè)幅值應(yīng)該是3.3v的但是特別低，不知道是什么問(wèn)題？
2018-10-11 11:17:41
斯巴達(dá)6：如果所有VCCIO-s都是2.5V，那么VCCAUX仍然必須是3.3V，還是2.5V？哪些是VCCAUX的完整要求？
2019-08-09 09:36:33
將一些引腳連接到1.2V，一些引腳連接到2.5V。我可以分別將它們連接到VCCINT和VCCAUX嗎？或者我需要從VCCINT和VCCAUX隔離電源。2.我是否需要繞過(guò)引腳的電源？3. 1.2V
2020-07-13 16:02:14
13和bank 14的VCCO。所有其他電源（VCCINT，VCCAUX，VCCBRAM，......）是否關(guān)閉時(shí)，我可以保持這些VCCO開(kāi)啟（1.8V）嗎？謝謝你的幫助，羅曼。
2020-08-17 09:14:32
你好在vivado Select Device窗口中，有xc7a15ticsg***。它的速度等級(jí)是-1L。我想決定Vccint和Vccbram值，我在DS181文件中找到它們（第2頁(yè)）但是沒(méi)有1L
2020-08-10 09:49:01
，推薦的上電順序依次為Vccint，Vccbram，Vccaux，Vccaux_io，Vcco。其中，如果Vccint和Vccbram是相同的電壓，則可以采用同一電源供電，同時(shí)啟動(dòng)。Vccaux
2020-12-23 17:44:23
怎樣才能產(chǎn)生“空白”比特流？我正在嘗試在自定義Kintex-7設(shè)計(jì)上測(cè)量VCCINT的靜態(tài)電流，它與DS182中列出的典型值有很大不同，所以我想確保正確配置（或不配置）FPGA。
2020-07-16 09:37:15
/s3ask_power_testing.pdf我嘗試使用相同的方法，但在斯巴達(dá)3E套件問(wèn)題是如何在斯巴達(dá)3E中測(cè)量VCCint和VCCaux currnet ???當(dāng)前的jummber在哪里下圖來(lái)自該模塊
2019-07-12 08:16:01
我們想建議如何對(duì)電源連接到VCCO，VCCINT和VCCAUX的PCB上安裝的virtex 5進(jìn)行簡(jiǎn)單測(cè)試。 ISE 14.1用于分配輸入和輸出引腳：ISE 14.1中的VHDLENTITY
2019-11-07 06:16:18
我正在使用SAKURA_G板開(kāi)展項(xiàng)目。我想知道是否可以將VCCINT分成不同的組來(lái)為FPGA的不同部分提供電壓？或者是否可以讓SAKURA_G板的Spartan 6 FPGA在多個(gè)電源電壓下工作？非常感謝你！
2019-08-12 08:52:03
如何控制FPGA各電源的上電順序呢？請(qǐng)教一下大神
2023-03-27 13:48:32
、VADC_AVCCAUX、VDAC_AVCC、VDAC_AVCCAUX、VDAC_AVTT、VCCINT_AMS、VCCSDFEC等;二、如何測(cè)試FPGA的供電電源硬件工程師通常會(huì)在硬件設(shè)計(jì)初期對(duì)各路電源的功耗做
2022-09-27 08:00:00
我的第一個(gè)計(jì)劃是禁用VCCINT輸入并使用外部源連接。可能嗎？如果沒(méi)有，另一種方法是使用分流器，這需要識(shí)別兩個(gè)引腳。我可以找到穩(wěn)壓器輸出引腳，但我找不到Virtex5芯片的輸入。我該如何識(shí)別該針？
2020-06-08 06:51:35
我不能使用由軟件GUI編程的電壓定序器?？梢允褂肔M3881（根據(jù)Xilinx電源參考設(shè)計(jì)），如下所示，1. VCCINT＆amp; VCCBRAM＆amp;由LM3881啟用的VMGTAVCC（1V
2020-07-17 13:31:26
= 3.3V真的可以在VCCINT或VCCAUX之前多達(dá)5-10 ms嗎？這些電源的上電復(fù)位閾值電壓是多少？ （重新：在配置進(jìn)入步驟2：清除配置存儲(chǔ)器之前，這些電源必須達(dá)到這些電平）。我假設(shè)
2020-07-24 13:45:03
CLB和IOB的輸入和輸出至合適的網(wǎng)絡(luò).施加于CLB(或核心)的電壓被稱為VCCINT.VCCO為IOB的供電電壓.一些FPGA有被稱為VCCAUX的另外一個(gè)電壓輸入. VCCINT的典型電壓和電路
2012-04-28 15:05:10
介意嗎？據(jù)我所知，推薦的電源序列是VCCINT- > VCCAUX- > VCCIO。如果VCCIO在0V內(nèi)保持很長(zhǎng)時(shí)間，那會(huì)有問(wèn)題嗎？如果僅使用其他存儲(chǔ)體，FPGA配置是否會(huì)完成并且
2019-06-10 08:36:46
大家好，我讀到，按順序啟動(dòng)CPLD和FPGA是一種很好的做法。首先是VccInt，然后是VCCIO和VCCAUX，我的問(wèn)題是關(guān)于這個(gè)測(cè)序所需的延遲？是20-80我們夠嗎？關(guān)于功率的增加，我讀到它
2019-03-08 07:44:13
當(dāng)沒(méi)有電源給該組時(shí)，我無(wú)法找出IO引腳的狀態(tài)。 Spartan 6 SelectIO用戶指南告訴我以下內(nèi)容VCCINT（1.2V），VCCAUX和VCCO電源可以按任何順序應(yīng)用。在FPGA啟動(dòng)配置
2019-06-28 10:36:33
我想在任何FPGA設(shè)計(jì)完成之前為VCCINT / VCCO / VCCAUX構(gòu)建一個(gè)穩(wěn)壓器。是否有一種智能方法可以準(zhǔn)確估算FPGA的功耗？以上來(lái)自于谷歌翻譯以下為原文I'm trying
2019-05-21 06:58:03
`箭頭指的是什么芯片，各引腳定義是什么`
2020-03-07 14:36:59
那些沒(méi)有用過(guò)引腳的銀行的VCCIO怎么樣？問(wèn)候達(dá)維德
2020-07-25 11:17:34
你好，任何人：我現(xiàn)在用兩塊Kintex超大規(guī)模FPGA開(kāi)發(fā)單板。我應(yīng)該如何為兩個(gè)FPGA供電？1）單一解決方案，一個(gè)DCDC穩(wěn)壓器供電兩個(gè)FPGA的相同電源軌（如VCCINT）。2）單獨(dú)解決方案
2019-04-03 15:26:53
，可用于要求更高精度、更靈活時(shí)序控制的應(yīng)用。 圖1 所示為一種要求多個(gè)供電軌的應(yīng)用。這些供電軌為內(nèi)核電源（VCCINT）、I/O 電源（VCCO）、輔助電源（VCCAUX）和系統(tǒng)存儲(chǔ)器電源?！ D
2019-07-03 08:15:19
VCCO設(shè)置為1.8V，表1-5說(shuō)明我們可以通過(guò)輸入和輸出獲得LVCMOS1V8操作。但是我在1.8V LVDS輸入上看不到任何東西（只有2.5V和3.3V變體）。我的問(wèn)題是：VCCAUX是否有任何限制
2019-07-19 13:42:12
嗨，我在新設(shè)計(jì)中使用XC7A100T設(shè)備。在那，我將按順序使用以下電源。可以繼續(xù)下去嗎？VCCINT / VCCBRAM（1V0） - > MGTAVCC（1V0） - > VCCAUX
2020-07-30 16:35:53
如果我在所有2.5V電源（所有VCCIO-s，VCCAUX）下運(yùn)行SPARTAN 6，那么DS_FT2232D USB控制器的JTAG接口是否有效？ JTAG使用'A'端口的四條線。 “A”端口
2019-08-02 08:26:56
大家好，當(dāng)我測(cè)試virtex6 FPGA時(shí)，我遇到了一些奇怪的事情。我之前從未為FPGA供電，這是第一次為FPGA供電FPGA的電源電壓如下：VCCINT：1.0VVCCO：2.5VVCCAUX
2020-06-17 13:50:43
你好，教授們：我有兩個(gè)相同的FPGA，它們是240t我已經(jīng)知道測(cè)量FPGA的阻抗是一件危險(xiǎn)的事情，但我把它們放在同一塊電路板上。我測(cè)量了每塊板的阻抗，發(fā)現(xiàn)數(shù)據(jù)不同。我測(cè)量的數(shù)據(jù)如下：VCCINT
2020-06-17 11:25:59
VCCO組，VCCINT和VCCAUX提供470nF陶瓷電容和10uF陶瓷電容。當(dāng)我將帽（特別是1nF / 47nF）直接放在頂層（FPGA所在的位置）的電源引腳上時(shí)，我阻止了對(duì)I / O引腳的訪問(wèn)。但是
2019-06-20 11:54:46
atx電源引腳定義 atx電源針腳定義 atx電源接口定義
2008-01-24 16:34:04
15564 
Spartan3 的內(nèi)核使用1.2v,此外還需要一個(gè)2.5v 的Vccaux 輔助電源，這意味著如果用戶使用3.3VTTL，為了使Spartan3 正常工作，必須同時(shí)使用3 種電源：1.2v（Vccint）, 2.5v（Vccaux）, 3.3v（Vcco）
2011-05-16 16:49:29
0 SelectIO Resources》后，得到了以下信息：Spartan-6的供電來(lái)源于3個(gè)引腳：VCCINT、VCCO、VCCAUX。 VCCINT is the main power supply for the internal FPGA logic. VCCINT also powers s
2017-02-08 10:36:06892 
本文介紹了Spartan-6 FPGA中電源管理的各種硬件方法，主要介紹了暫停模式。其他電源管理主題包括低功耗斯巴達(dá)-6 LX設(shè)備（-1L）和所有斯巴達(dá)-6設(shè)備中可用的可編程VCCAUX級(jí)別。此外，電源軌上還提供了更多詳細(xì)信息，包括熱插拔和休眠（關(guān)機(jī)）選項(xiàng)。
2019-02-14 17:33:4912 Xilinx Virtex UltraScale+? FPGA有-3、-2、-1個(gè)速度等級(jí)，其中-3e設(shè)備具有最高的性能。-2le設(shè)備可以在0.85V或0.72V的VCCINT電壓下工作，并提供較低
2019-02-20 15:58:1611 Xilinx Kintex UltraScale?FPGA有-3、-2、-1和-1L的速度等級(jí)，其中-3的性能最高。-1L設(shè)備可以在0.95V和0.90V兩個(gè)VCCINT電壓中的任何一個(gè)下工
2019-02-21 16:48:536 Kintex-7 FPGA有-3、-2、-1、-1L和-2L速度等級(jí)，其中-3的性能最高。2L設(shè)備的最大靜態(tài)功率較低，可以在較低的核心電壓下運(yùn)行，動(dòng)態(tài)功率低于-2設(shè)備。-2L工業(yè)（I）溫度設(shè)備只能
2019-02-25 16:13:1328 PLD熱插拔的基本原理是在加電（VCCINT或任何VCCIO電源）或關(guān)電過(guò)程中關(guān)斷輸出緩沖。當(dāng)VCCINT或VCCIO低于閾值電壓時(shí)，熱插拔電路都會(huì)產(chǎn)生一個(gè)內(nèi)部的HOTSCKT信號(hào)，HOTSCKT信號(hào)將關(guān)斷輸出緩沖，以便確保沒(méi)有直流電流通過(guò)管腳（不包括通過(guò)弱上拉電阻的漏電流）（見(jiàn)圖1）。
2020-09-02 12:06:361046 
引言： 我們?cè)谶M(jìn)行FPGA原理圖和PCB設(shè)計(jì)時(shí)，都會(huì)涉及到FPGA芯片管腳定義和封裝相關(guān)信息，本文就Xilinx 7系列FPGA給出相關(guān)參考，給FPGA硬件開(kāi)發(fā)人員提供使用。通過(guò)本文，可以了解到：
2021-05-01 09:47:0010367 
的VCCIO必須相同，不能夠使用2種VCCIO標(biāo)準(zhǔn)；3、一個(gè)bank不需要VCCIO，也可以把VCCIO連接到外部電壓上；4、一個(gè)bank內(nèi)使用多個(gè)電源管腳是為了均衡供電，避免一個(gè)管腳電流...
2022-01-06 11:18:182 _XCKU060_2FFVA1517E、FPGA_XC7A200T_2FFG1156C）電壓主要有VCCINT(內(nèi)核電壓)，VCCRAM（RAM塊電壓），VCCAUX（輔助電壓），VCCO（IO電壓）以及高速串行收發(fā)器GTX Transceiver的供電電壓。一般，VCCINT=VCCBRAM=1.0V,VCCO=VCCAUX=VCCAUX_IO=1.8V.高速
2022-01-06 11:20:1911 －已經(jīng)請(qǐng)您介紹了FPGA的電源要求，接下來(lái)請(qǐng)您介紹一下將該DC/DC轉(zhuǎn)換器系列定義為“FPGA用”的原因。首先，該系列中有些什么樣的DC/DC轉(zhuǎn)換器IC呢？目前有8種機(jī)型，是覆蓋FPGA電源的電壓與電流的產(chǎn)品陣容。
2023-02-17 09:25:10721 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論