2024年10月25日，芯和半導體用戶大會在上海圓滿落下帷幕，其“集成系統(tǒng)創(chuàng)新，連接智能未來”的主題展現(xiàn)了深遠的洞察力和前瞻性，聚焦于系統(tǒng)設計分析的前沿領域，并深入探討了AI Chiplet系統(tǒng)與高速高頻系統(tǒng)的前沿技術、成功案例及生態(tài)合作策略。作為國內(nèi)首家數(shù)字EDA供應商，思爾芯此次作為芯和重要生態(tài)伙伴受邀出席，并在展會中全面展示了其數(shù)字前端EDA全流程解決方案。

在人工智能浪潮席卷各行業(yè)的當下，從Open AI到英偉達Blackwell GPU，從ChatGPT到Sora大模型，再到AI數(shù)據(jù)中心與無人駕駛，各領域正經(jīng)歷著前所未有的變革。這一變革對半導體設計提出了更高要求，傳統(tǒng)SoC設計方法已難以滿足當前對高算力、大帶寬與低需求的綜合挑戰(zhàn)。未來，Chiplet異構集成芯片將進一步向全面系統(tǒng)化方向邁進，以滿足信息感知、計算、存儲與傳輸?shù)囊惑w化需求。

面對這些新興挑戰(zhàn)，包括系統(tǒng)級設計支持、高級建模/模擬與驗證、系統(tǒng)規(guī)范性測試、統(tǒng)一開發(fā)環(huán)境以及大數(shù)據(jù)與復雜運算處理能力在內(nèi)的技術難題層出不窮。EDA行業(yè)需通過創(chuàng)新理念、工具、設計方法與策略來適應這些變化。思爾芯創(chuàng)始人、董事長兼CEO林俊雄對此指出：“針對芯片設計的新挑戰(zhàn)，我們依托‘精準芯策略’（Precision Chip Strategy, PCS），運用異構驗證方法，結合并行驅動與左移周期策略，旨在確保芯片設計正確（Design the Chip Right），也確保設計正確芯片（Design the Right Chip）。”

在大會的生態(tài)展示區(qū)，思爾芯作為長期生態(tài)伙伴，展示了其針對新挑戰(zhàn)的數(shù)字前端EDA全流程解決方案。該方案涵蓋了異構驗證的多個環(huán)節(jié)，包括架構設計（芯神匠）、軟件仿真（芯神馳）、硬件仿真（芯神鼎）和原型驗證（芯神瞳），全面覆蓋從IP開發(fā)至系統(tǒng)驗證的全過程。此外，通過數(shù)字電路調(diào)試軟件（芯神覺）及豐富的外置應用庫/降速橋/VIP，思爾芯構建了一個全面的設計、驗證和調(diào)試環(huán)境，從而有效達成“確保芯片設計正確”的目標。
此外，通過芯神瞳原型驗證與芯神匠的協(xié)同建模，將RTL代碼融入原型驗證，確保設計模型與最終芯片一致。此模型運行速度接近實際芯片，支持提前軟件開發(fā)、客戶演示及各項認證（如汽車電子安全認證），顯著縮短開發(fā)周期，實現(xiàn)設計與驗證流程的時間“左移”，實現(xiàn)“確保設計正確芯片”的目標。這一全面解決方案不僅展現(xiàn)了思爾芯的技術實力，也為推動半導體產(chǎn)業(yè)生態(tài)的繁榮發(fā)展貢獻了重要力量。
隨著半導體技術的不斷演進和新興應用場景的持續(xù)涌現(xiàn)，構建開放合作、協(xié)同創(chuàng)新的產(chǎn)業(yè)生態(tài)已成為推動行業(yè)發(fā)展的關鍵。思爾芯一直以來致力于推動生態(tài)合作，此次芯和半導體用戶大會不僅為其提供了一個展示數(shù)字前端EDA全流程解決方案的舞臺，更是深化與行業(yè)內(nèi)伙伴合作的契機。未來思爾芯將持續(xù)深化與芯和半導體等生態(tài)伙伴的合作，共同探索前沿技術，優(yōu)化解決方案，加速半導體設計流程的創(chuàng)新與升級，共同迎接智能未來的挑戰(zhàn)。