新思科技數(shù)字和模擬 EDA 流程經(jīng)過認證和優(yōu)化，針對Intel18A工藝實現(xiàn)功耗、性能和面積目標

新思科技廣泛的高質(zhì)量 IP 組合降低集成風險并加快產(chǎn)品上市時間，為采用Intel 18A 工藝的開發(fā)者提供了競爭優(yōu)勢

新思科技3DIC Compiler提供了覆蓋架構(gòu)探索到簽收的統(tǒng)一平臺，可實現(xiàn)采用Intel 18A 和 EMIB 技術(shù)的多裸晶芯片系統(tǒng)設計

新思科技近日宣布，其人工智能驅(qū)動的數(shù)字和模擬設計流程已通過英特爾代工（Intel Foundry）的Intel 18A工藝認證。此外，通過集成高質(zhì)量的新思科技基礎(chǔ)IP和針對英特爾代工工藝優(yōu)化的接口IP，雙方客戶可以放心地使用先進的英特爾代工技術(shù)設計并實現(xiàn)差異化芯片。憑借其經(jīng)過認證的EDA流程、多裸晶芯片系統(tǒng)解決方案以及針對Intel 18A工藝開發(fā)的全方位IP組合，新思科技能夠更好地幫助開發(fā)者加速先進的高性能設計。

我們與新思科技的長期戰(zhàn)略合作為開發(fā)者提供了業(yè)界領(lǐng)先的認證EDA流程和IP，并針對Intel 18A技術(shù)提供了行業(yè)領(lǐng)先的性能、功耗和面積。我們合作中的這一里程碑使雙方客戶都能利用EDA流程提高設計生產(chǎn)率，實現(xiàn)最高資源利用率，并加速在英特爾代工工藝上的先進設計開發(fā)。

萬物智能（Pervasive Intelligence）時代正在推動半導體行業(yè)芯片的大幅增長，因此需要強大的生態(tài)系統(tǒng)協(xié)作助力合作伙伴取得成功。由人工智能驅(qū)動的認證設計流程與針對Intel 18A工藝開發(fā)的廣泛新思科技 IP組合強強結(jié)合，是我們與英特爾長期合作的一個重要里程碑，讓我們能夠在不斷微縮的工藝乃至埃米尺度上，都能夠幫助雙方的共同客戶實現(xiàn)創(chuàng)新產(chǎn)品。

利用背面布線實現(xiàn)功耗和性能提升

新思科技正在與英特爾代工密切合作，增強EDA數(shù)字和模擬設計流程，以幫助加快設計結(jié)果質(zhì)量和實現(xiàn)結(jié)果的時間，同時在Intel 18A工藝上優(yōu)化新思科技IP和EDA流程的功耗和面積，以充分利用英特爾的PowerVIA背面布線和RibbonFET晶體管。Intel 18A工藝技術(shù)采用新思科技設計技術(shù)協(xié)同優(yōu)化工具進行優(yōu)化，以提供更高的功耗、性能和面積。此外，適用于Intel 18A 的新思科技模擬快速入門套件(QSK) 和新思科技定制編譯器工藝設計套件(PDK) 為更高質(zhì)量的設計和快速周轉(zhuǎn)時間提供了經(jīng)過驗證的設計范式。

為了實現(xiàn)Intel 18A工藝的優(yōu)勢，并將差異化產(chǎn)品推向市場，英特爾代工的合作伙伴可以集成針對英特爾先進工藝技術(shù)構(gòu)建的全方位新思科技IP組合。新思科技將提供一系列業(yè)界領(lǐng)先的接口和基礎(chǔ)IP，以加速SoC的設計流程和上市時間。

新思科技和英特爾代工還通過新思科技3DIC Compiler平臺和英特爾先進的代工工藝推動多裸晶芯片系統(tǒng)向前發(fā)展。該平臺可滿足英特爾代工芯片開發(fā)者復雜的多芯片系統(tǒng)需求，并為UCIe接口提供自動布線，同時實現(xiàn)Intel EMIB封裝技術(shù)的無縫協(xié)同設計。新思科技多裸晶芯片系統(tǒng)解決方案可實現(xiàn)早期架構(gòu)探索、快速軟件開發(fā)和系統(tǒng)驗證、高效的芯片和封裝協(xié)同設計、穩(wěn)健安全的芯片到芯片連接，以及更高的制造和可靠性。

?

審核編輯：劉清