所有為高級(jí)處理器供電的PDN都是多端口網(wǎng)絡(luò)。它們需要多重穩(wěn)定電壓，從高值到低邏輯電平。在高引腳數(shù)處理器上，電壓從較高邏輯電平（5V0或3V3）下降到低至0V8是很常見(jiàn)的。

定義高級(jí)處理器PDN的電源樹(shù)如下所示。該示例旨在說(shuō)明如何構(gòu)建不同的電源軌，這些軌道來(lái)自為整個(gè)系統(tǒng)供電的主電源或穩(wěn)壓器。

處理器的PDN拓?fù)涫纠枰膫€(gè)電壓逐漸降低的不同電源軌

上方示例并非旨在推廣到所有數(shù)字元件，但它應(yīng)該說(shuō)明許多元件將具備多個(gè)電源軌。由上述電源拓?fù)涔╇姷臄?shù)字處理器可以是任何類(lèi)型的元件，例如大型FPGA、網(wǎng)絡(luò)處理器、MPU、大型MCU、GPU或其他專(zhuān)用處理器。處理器上的I/O從電源軌獲取電源，因此這些電源軌可能會(huì)在PDN中經(jīng)歷顯著的瞬態(tài)噪聲。

上方拓?fù)鋺?yīng)該說(shuō)明了兩個(gè)設(shè)計(jì)要求的必要性：軌道之間的隔離，特別是同一穩(wěn)壓器提供的兩個(gè)不同的軌道，這樣就不會(huì)在彼此之間傳遞噪聲。每條軌道還需要具備自己的低阻抗值，以確保任何噪聲激發(fā)都很低。

印刷電路板疊層和材料

在電源完整性方面，PCB疊層中的材料選擇在提供確保穩(wěn)定供電所需的電容方面起著重要作用。此外，層布置應(yīng)提供電源軌，以將其放置在薄層上與接地層相鄰的位置。這將有助于確保疊層為信號(hào)帶寬高達(dá)約1 GHz的信號(hào)提供足夠的電容。

將層分組到更高層數(shù)的策略

當(dāng)平面層中的可用電容不足，并且離散電容器受到寄生效應(yīng)的限制時(shí)，可以通過(guò)嵌入式電容材料（ECM）提供所需的電容。這些材料是非常薄的薄膜（有些厚度低于1 mil），具有高達(dá)30的高Dk值。這些材料還可能具有非常高的損耗，會(huì)吸收在PCB基板中傳播的EMI，從而減少?gòu)碾娐钒暹吘壿椛涞腅MI。

就PDN阻抗而言，這些材料的影響分為四個(gè)部分：

在中檔頻率下提供更高的電容，從而降低阻抗（高達(dá)1 GHz）

將與電源/接地層對(duì)相關(guān)的PDN諧振移至較低頻率

抑制與電源/接地層對(duì)相關(guān)的GHz范圍內(nèi)的PDN諧振峰值

將與平面電容相關(guān)的PDN阻抗谷值（從0.1到1 GHz）移至較低頻率

這些材料的效果如下圖所示。隨著電介質(zhì)厚度的減小，我們可以看到PDN中的諧振峰值會(huì)衰減并移至較低頻率。如果我們?cè)黾硬牧现械慕殡姄p耗，也可以看到類(lèi)似的結(jié)果。

材料數(shù)據(jù)顯示，在PCB疊層中使用更薄的ECM時(shí)，PDN阻抗會(huì)降低。我們可以非常清楚地看到，通過(guò)使用更薄的ECM材料，1 GHz附近的共振行為大大降低。[來(lái)源：DuPont]

封裝寄生效應(yīng)

元件封裝具備與封裝結(jié)構(gòu)相關(guān)的自身寄生效應(yīng)，并且元件封裝具備自身的PDN阻抗。封裝阻抗與PCB阻抗相結(jié)合，它們共同決定了半導(dǎo)體芯片上邏輯電路中電源輸入端的噪聲量?，F(xiàn)代處理器包括封裝內(nèi)電容器，以幫助抑制瞬態(tài)激發(fā)，并將有用的信號(hào)帶寬擴(kuò)展到GHz范圍。

不止于PCB和封裝

我們涵蓋了PCB和封裝的所有內(nèi)容，包括高級(jí)封裝中一些最復(fù)雜的設(shè)計(jì)特性和模型。PCB設(shè)計(jì)人員可以控制電路板布局、疊層和布置/布線，并且還可以控制封裝。在功率調(diào)節(jié)策略方面，我們尚未涉及兩個(gè)重要主題：

用于大型高速處理器的電壓調(diào)節(jié)器模塊（VRM）

原理圖和PCB布局中的模擬

VRM模塊

PDN的結(jié)構(gòu)以及許多高級(jí)元件需要多個(gè)電源軌的事實(shí)需要多個(gè)穩(wěn)壓器模塊，它們相互為并聯(lián)分支。固定電源穩(wěn)壓器的作用是補(bǔ)償壓降并通過(guò)反饋回路（大多數(shù)穩(wěn)壓器上的FB引腳）維持目標(biāo)輸出電壓。反饋回路必須作出足夠快的響應(yīng)并調(diào)制輸出，以試圖穩(wěn)定輸出電壓。影響穩(wěn)壓器反饋環(huán)路響應(yīng)的因素出現(xiàn)在布局級(jí)別和元件級(jí)別。

VRM的主題及其布局實(shí)踐將在本網(wǎng)站的其他位置介紹。除了VRM設(shè)計(jì)和布局之外，設(shè)計(jì)人員還應(yīng)專(zhuān)注于設(shè)計(jì)正確的疊層和電容器/材料選擇，以確保在其工作帶寬內(nèi)具有足夠低的PDN阻抗。正如我們上面所討論的，布局和放置也會(huì)通過(guò)產(chǎn)生寄生效應(yīng)，從而影響電源完整性。

仿真

仿真可以在交流或直流中進(jìn)行，也可以在原理圖或已完成的PCB布局中進(jìn)行。對(duì)于以高達(dá)GHz的信號(hào)帶寬運(yùn)行的高速PCB，交流電源完整性仿真最為重要，因?yàn)樗鼈兛梢越沂綢/O開(kāi)始切換時(shí)的電源總線紋波。

原理圖中的交流仿真是基于SPICE的仿真，可以檢查用于去耦/旁路的電容器網(wǎng)絡(luò)的穩(wěn)定性。這些模型允許估算電源總線響應(yīng)，以及評(píng)估PDN中包含的電容是否足夠。還需要評(píng)估由同一穩(wěn)壓器/VRM供電的不同電源軌之間的隔離性，這可以通過(guò)評(píng)估傳輸阻抗來(lái)確定。

交流仿真也可以在PCB布局中執(zhí)行，但這需要電磁場(chǎng)求解器在給定PCB中PDN結(jié)構(gòu)的情況下預(yù)測(cè)信號(hào)在空間和時(shí)間上的行為。這些模擬要求密集的計(jì)算，需要專(zhuān)門(mén)的軟件。

盡管交流模擬在先進(jìn)產(chǎn)品中很重要，但直流模擬在高速PCB中仍占有一席之地。在這些PCB的主處理器中切換的大量I/O會(huì)產(chǎn)生數(shù)安培的電流需求。當(dāng)您使用一塊為多個(gè)外圍設(shè)備提供服務(wù)的超大型高速電路板（如底板）時(shí)，您必須在整個(gè)系統(tǒng)中支持大約100 A的電流，包括在快速處理器上為I/O供電的電源軌。因此，識(shí)別并消除電源軌中的極端電流非常重要。

Altium Designer中的CAD工具使每位用戶(hù)和工程師都能控制其電源完整性和交付策略。Altium Designer還提供與用于SI、PI和EMI/EMC仿真的前沿應(yīng)用的集成。當(dāng)設(shè)計(jì)完成并準(zhǔn)備將文件遞交給制造商時(shí)，Altium 365平臺(tái)可以輕松地協(xié)作并共享您的項(xiàng)目。