在高性能集成電路 (IC) 設(shè)計(jì)領(lǐng)域，對(duì)稱性不僅僅是一種美學(xué)偏好，同時(shí)也是確保器件正常運(yùn)行的關(guān)鍵因素。尤其是在模擬和射頻 (RF) 設(shè)計(jì)中，對(duì)稱性設(shè)計(jì)有助于電性保持一致。然而，在 IC 設(shè)計(jì)中確保對(duì)稱性并非易事。在本文中，我們將探討對(duì)稱性檢查的重要性、它所帶來的挑戰(zhàn)，以及如何將對(duì)稱性檢查提前到設(shè)計(jì)流程中，以增強(qiáng)驗(yàn)證效率，確保設(shè)計(jì)實(shí)現(xiàn)預(yù)期功能。
?
高性能 IC 中對(duì)稱性的重要性
IC 設(shè)計(jì)中的對(duì)稱性指的是電路元件在幾何形狀、電氣特性等方面達(dá)到一種平衡狀態(tài)。在差分對(duì)中繪制的相同 MOSFET 必須在整個(gè)布局生命周期中保持基本相同，以維持相同的電氣性能（圖 1）。
?

圖 1. 器件參數(shù)匹配減少了應(yīng)力和芯片長(zhǎng)度變化 (ACLV) 的影響。
（圖片來源：西門子）

?
這一概念在需要嚴(yán)格精度的電路中尤為重要，例如數(shù)據(jù)轉(zhuǎn)換器、運(yùn)算放大器和鎖相環(huán) (PLL)。對(duì)稱結(jié)構(gòu)可最小化由制造缺陷或工藝變化引起的偏差，而這些偏差可能對(duì)性能造成很大影響。任何微小的不匹配都可能導(dǎo)致信號(hào)失真、噪聲或定時(shí)錯(cuò)誤，從而影響 IC 的整體功能。
?
例如，在差分電路中，保持正負(fù)分支之間的對(duì)稱性可確保在兩個(gè)分支中共有的噪聲相互抵消，只剩下所需的信號(hào)。同樣，在 RF 電路中，對(duì)稱布局有助于防止寄生元件對(duì)信號(hào)完整性產(chǎn)生負(fù)面影響。
?
為了應(yīng)對(duì)這些挑戰(zhàn)，自動(dòng)對(duì)稱性檢查工具需要不斷進(jìn)化，更細(xì)致地控制對(duì)稱性約束條件，并支持先進(jìn)工藝技術(shù)。這些工具可以處理復(fù)雜幾何形狀和多層設(shè)計(jì)，確保即使在最先進(jìn)的 IC 中也能保持對(duì)稱性。
?
先進(jìn)節(jié)點(diǎn)對(duì)稱性檢查的挑戰(zhàn)
隨著 IC 設(shè)計(jì)轉(zhuǎn)向更小的工藝節(jié)點(diǎn)，布局的復(fù)雜性和高性能設(shè)計(jì)所需的更嚴(yán)格公差，帶來了更困難的對(duì)稱性檢查挑戰(zhàn)。在先進(jìn)節(jié)點(diǎn)中，即使輕微的不對(duì)稱也可能導(dǎo)致顯著的性能下降。
?
此外，先進(jìn)封裝技術(shù)（如 2.5D 和 3D IC）的廣泛應(yīng)用為對(duì)稱性檢查增加了更多復(fù)雜性。在這些設(shè)計(jì)中，跨越多個(gè)芯片或堆疊層保持對(duì)稱性對(duì)于確保信號(hào)完整性和最小化組件之間的串?dāng)_至關(guān)重要。
?
傳統(tǒng)對(duì)稱性檢查方法
遺憾的是，傳統(tǒng)的對(duì)稱性驗(yàn)證方法往往存在漏洞，導(dǎo)致錯(cuò)誤可能直到設(shè)計(jì)后期才會(huì)被發(fā)現(xiàn)，甚至是在制造之后才發(fā)現(xiàn)。
?
早期設(shè)計(jì)人員采用了幾種方法來驗(yàn)證對(duì)稱性，但每種方法都有其自身的局限性，如圖 2 所示。
?

圖 2. 傳統(tǒng)對(duì)稱性驗(yàn)證技術(shù)。
（來源：西門子）

?

手動(dòng)尺規(guī)測(cè)量： 這是一種耗時(shí)且容易出錯(cuò)的方法，結(jié)果的質(zhì)量完全取決于設(shè)計(jì)人員的細(xì)致程度。

編寫復(fù)雜規(guī)則： 這種方法可以產(chǎn)生準(zhǔn)確的結(jié)果，但需要大量的專業(yè)知識(shí)和時(shí)間來編寫和維護(hù)對(duì)稱性驗(yàn)證規(guī)則。

單元鏡像： 設(shè)計(jì)人員基于構(gòu)造對(duì)稱性假設(shè)正確性。然而，在物理設(shè)計(jì)過程中，與放置相關(guān)的偏移可能會(huì)破壞對(duì)稱性。

寄生參數(shù)提取： 通過在寄生參數(shù)提取過程中匹配電阻值，設(shè)計(jì)人員推斷對(duì)稱性。然而，提取工具內(nèi)的近似可能將會(huì)導(dǎo)致對(duì)實(shí)際對(duì)稱性的不準(zhǔn)確假設(shè)。

?
這些方法各有局限，更重要的是，依賴這些方法通常意味著設(shè)計(jì)人員只能在設(shè)計(jì)過程的后期甚至是流片后才發(fā)現(xiàn)問題，導(dǎo)致成本高昂的設(shè)計(jì)更改。
?
將對(duì)稱性檢查提前到設(shè)計(jì)流程中
近年來，“左移”驗(yàn)證的概念在半導(dǎo)體行業(yè)大行其道。通過將驗(yàn)證任務(wù)提前到設(shè)計(jì)流程的早期階段，設(shè)計(jì)人員可以在設(shè)計(jì)之初提前發(fā)現(xiàn)問題，而對(duì)稱性檢查就是這種方法論的理想實(shí)踐之一。
?
從早期階段到 signoff 的過程中進(jìn)行持續(xù)驗(yàn)證，能夠獲得諸多益處：
?

及早發(fā)現(xiàn)違規(guī)問題：通過將對(duì)稱性檢查左移，設(shè)計(jì)人員可以在構(gòu)建布局的過程中發(fā)現(xiàn)對(duì)稱性違規(guī)。這使得調(diào)試速度更快，并有效減少設(shè)計(jì)迭代次數(shù)。

提高準(zhǔn)確性：早期對(duì)稱性檢查能夠確保在設(shè)計(jì)過程中持續(xù)保持對(duì)稱性，進(jìn)而在最終產(chǎn)品中實(shí)現(xiàn)更高的準(zhǔn)確性和更好的性能。

提高效率：自動(dòng)化對(duì)稱性檢查減少了手動(dòng)檢查的需求，使設(shè)計(jì)人員能夠?qū)Ｗ⒂诟鼜?fù)雜的任務(wù)。自動(dòng)化還能最小化人為錯(cuò)誤的風(fēng)險(xiǎn)，確保更一致的結(jié)果和更快的驗(yàn)證周期。

?
這些益處疊加可以減少迭代次數(shù)、加速流片時(shí)間，并確保設(shè)計(jì)滿足市場(chǎng)需求。
?
在設(shè)計(jì)環(huán)境中自動(dòng)化對(duì)稱性檢查
自動(dòng)對(duì)稱性檢查解決方案使設(shè)計(jì)人員能夠直接在布局中設(shè)置對(duì)稱性約束，這些約束會(huì)隨著設(shè)計(jì)的推進(jìn)自動(dòng)進(jìn)行驗(yàn)證。實(shí)時(shí)標(biāo)記違規(guī)，并即刻進(jìn)行更正。自動(dòng)化還使設(shè)計(jì)人員能夠?yàn)樵O(shè)計(jì)的不同部分定義自定義對(duì)稱性規(guī)則，確保布局符合每個(gè)模塊的具體要求。圖 3 展示了通過 Calibre RealTime 平臺(tái)實(shí)現(xiàn)的 Calibre 交互式對(duì)稱性檢查，用戶可以通過設(shè)計(jì)布局訪問該平臺(tái)。
?

圖 3： Calibre 交互式對(duì)稱性檢查解決方案完全自動(dòng)化，并可通過 Calibre RealTime 集成到設(shè)計(jì)環(huán)境中。
（來源：西門子）
?

結(jié)論
對(duì)稱性對(duì)于實(shí)現(xiàn)高性能 IC 至關(guān)重要。通過將對(duì)稱性檢查左移到設(shè)計(jì)流程中，設(shè)計(jì)人員可以及早發(fā)現(xiàn)違規(guī)，簡(jiǎn)化驗(yàn)證過程，并降低成本高昂的設(shè)計(jì)迭代風(fēng)險(xiǎn)。在設(shè)計(jì)環(huán)境中能夠直接訪問的自動(dòng)化交互式對(duì)稱性檢查解決方案正在促成這一轉(zhuǎn)變，實(shí)現(xiàn)更快、更準(zhǔn)確的 IC 設(shè)計(jì)對(duì)稱結(jié)構(gòu)驗(yàn)證，進(jìn)而幫助團(tuán)隊(duì)設(shè)計(jì)高性能 IC，以滿足當(dāng)今半導(dǎo)體行業(yè)所要求的嚴(yán)格性能和可靠性標(biāo)準(zhǔn)。
?