作者：Awanish Verma，賽靈思首席架構(gòu)師兼技術(shù)營(yíng)銷(xiāo)總監(jiān)

（賽靈思現(xiàn)在是 AMD 的一部分）

第一部分 打造面向新一代通信的全新芯片架構(gòu)

5G 新無(wú)線電 （NR） 網(wǎng)絡(luò)規(guī)范需要新的無(wú)線電和接入網(wǎng)架構(gòu)。雖然 5G NR 架構(gòu)包括新的頻譜和大規(guī)模 （mMIMO） 天線，但相應(yīng)的接入網(wǎng)架構(gòu)也必須演進(jìn)發(fā)展才能實(shí)現(xiàn)5G 定義的服務(wù)， 其中包括增強(qiáng)型移動(dòng)寬帶、超可靠低時(shí)延通信與大規(guī)模機(jī)器類(lèi)通信。實(shí)施這些服務(wù)需要在不同級(jí)別的網(wǎng)絡(luò)聚合節(jié)點(diǎn)上進(jìn)行網(wǎng)絡(luò)切片。由于純軟件解決方案無(wú)法滿足不斷攀升的時(shí)延和吞吐量需求，導(dǎo)致網(wǎng)絡(luò)加速成為巨大需求，而這個(gè)問(wèn)題則可以通過(guò)可編程硬件得到良好解決。在本部分，我們專(zhuān)門(mén)討論采用自適應(yīng)射頻 （RF） SoC 加速的第一級(jí) 5G 接入網(wǎng)聚合。

為了滿足這些新要求，3GPP 標(biāo)準(zhǔn)組織在 5G 無(wú)線電單元 （RU） 和 5G 基站之間定義了不同的分割架構(gòu)。不同的分割架構(gòu)在決定 gNodeB 架構(gòu)方面起著決定性的作用。上層分割定義了集中式單元 （CU） 和分布式單元 （DU） 之間的功能劃分，而下層分割則定義了 RU 和 DU 之間的功能分區(qū)。下層 （RU-DU） 分割在時(shí)序和時(shí)延方面更為關(guān)鍵和敏感，并且沒(méi)有標(biāo)準(zhǔn)化。

圖 1：下層分割有多種選擇

雖然Split-8 在傳統(tǒng)的 4G-LTE 網(wǎng)絡(luò)中更為常見(jiàn)，但在 5G 網(wǎng)絡(luò)中 則更多采用的是Split-7.2。分割選項(xiàng) 7.2 具有多種變體，因此也被稱(chēng)為選項(xiàng) 7-2x，因?yàn)樗梢愿鶕?jù)部署場(chǎng)景向左或向右移動(dòng)，如上圖所示。由于分割選項(xiàng)很靈活，并且 DU 和 RU 之間的接口在接口協(xié)議、帶寬、時(shí)延和時(shí)序方面也沒(méi)有嚴(yán)格定義，因此為實(shí)現(xiàn)接口與功能而在 RU 和 DU 處部署可編程處理器，通常是較為理想的選擇。

商用網(wǎng)絡(luò)接口卡 （NIC） 可用于終止 5G 基站在 DU 的前傳。然而，基于 ASIC 的網(wǎng)卡只能處理 L2-L3 流量，并且依賴(lài)于軟件進(jìn)行 O-RAN 處理，而且大多數(shù)通用網(wǎng)卡都沒(méi)有定時(shí)同步功能。由于 DU 需要與無(wú)線電單元和相鄰基站實(shí)現(xiàn)嚴(yán)格的時(shí)間同步，因此它們需要支持來(lái)自中央GPS時(shí)鐘源的主、從和邊界時(shí)鐘操作模式。另一個(gè)重要的定時(shí)功能，是在基站硬件上實(shí)現(xiàn)的時(shí)鐘保持電路，以便在丟失參考時(shí)鐘的情況下保持時(shí)鐘的同步。

一旦來(lái)自 RU 的無(wú)線電 IQ 數(shù)據(jù)可用于處理，就需要對(duì)其進(jìn)行處理，以便在上行鏈路和下行鏈路方向上識(shí)別為用戶平面、控制平面、管理平面和同步平面數(shù)據(jù)。同步和管理平面協(xié)議消息的吞吐量明顯低于 U 平面和 C 平面消息，因此，大部分時(shí)間消息的同步和管理在軟件中處理，而應(yīng)用則在用戶空間中運(yùn)行。

3GPP 分割選項(xiàng) 7-2 split 還定義了 High-PHY 和 low-PHY 功能之間的明確劃分，其中 Low-PHY 功能（如預(yù)編碼、FFT/IFFT）與資源元素 （RE） 映射/解映射功能，要么在遠(yuǎn)程無(wú)線電單元 （RRU） 實(shí)現(xiàn)，要么在 RU 和 DU 之間的前傳網(wǎng)關(guān)網(wǎng)絡(luò)節(jié)點(diǎn)實(shí)現(xiàn)。High-PHY 功能（主要包括編碼/解碼、加擾和調(diào)制/解調(diào)制）在 DU 中執(zhí)行。

圖 2：采用賽靈思自適應(yīng) RFSoC 的 5G 分割選項(xiàng) 7-2 split 實(shí)現(xiàn)方案

gNodeB （DU） 中的 High-PHY 功能可以完全通過(guò)軟件實(shí)現(xiàn)，也可以通過(guò)將軟件與可編程硬件相結(jié)合來(lái)實(shí)現(xiàn)。軟硬件之間的 High-PHY 功能劃分取決于眾多因素，例如：

• 軟件（或硬件）對(duì)整體性能的性能限制，即軟件不應(yīng)限制硬件的性能，反之亦然。
• 時(shí)延考慮因素：由于 5G 規(guī)范對(duì)不同類(lèi)別的服務(wù)提出了嚴(yán)格的時(shí)延要求，因此該劃分不應(yīng)對(duì)時(shí)延產(chǎn)生負(fù)面影響。
• 與行業(yè)標(biāo)準(zhǔn)軟件 API 的兼容性：一些 High-PHY 功能具有用戶空間 API 的標(biāo)準(zhǔn)定義，因此任何硬件實(shí)現(xiàn)方案都應(yīng)保持與標(biāo)準(zhǔn) API 的兼容性，以實(shí)現(xiàn)無(wú)縫過(guò)渡。

上述標(biāo)準(zhǔn)概述了賽靈思等公司基于可編程硬件的加速器所需的功能。理想的加速器架構(gòu)可能需要在硬件中實(shí)現(xiàn)完整的 5G High-PHY，這將實(shí)現(xiàn)最高性能和最低時(shí)延，同時(shí)還可以跨多個(gè)基于 mMIMO 的 RRU 配置進(jìn)行擴(kuò)展。隨著 5G 和 O-RAN 標(biāo)準(zhǔn)與功能的演進(jìn)發(fā)展，賽靈思已開(kāi)始在可編程加速器卡上實(shí)現(xiàn) O-RAN 處理和后備通道編碼/解碼。通道編碼是 High-PHY 功能之一，由于其計(jì)算密集型特性，最適用于可編程硬件。此外，它還可以與混合自動(dòng)重傳請(qǐng)求 （HARQ） 功能相結(jié)合，以提高性能并降低時(shí)延。

加速 5G L1 High-PHY 功能的一種方法，是基于自適應(yīng)和可編程的賽靈思 T 系列電信加速器卡。這些卡帶有自適應(yīng) RFSoC，可強(qiáng)化基于軟決策的前向糾錯(cuò) （SD-FEC） 模塊，并通過(guò)板載 DRAM 實(shí)現(xiàn) HARQ 功能，以便獲得更優(yōu)異且可擴(kuò)展的性能。

在下一篇文章中，我們將深入探討有關(guān)電信加速器卡的一些細(xì)節(jié)，同時(shí)還將探討 5G 基帶加速的下一步發(fā)展。

第二部分 5G 基站前傳和 L1 High-PHY 的實(shí)現(xiàn)

在文章第一部分中，我們討論了 5G 分割架構(gòu)，重點(diǎn)介紹了廣泛采用的分割選項(xiàng) 7-2 split。在第二部分中，我們將介紹 5G 基站前傳和 L1 High-PHY 的實(shí)現(xiàn)。5G 分布式單元 （DU） 可用于通過(guò) O-RAN 處理與部分卸載處理前傳數(shù)據(jù)，以進(jìn)行 High-PHY 處理，其中包括 LDPC 編碼器、LDPC 解碼器以及編碼器與解碼器邏輯的包裝器功能。

前傳處理：下面的示例架構(gòu)假設(shè)有兩個(gè)網(wǎng)絡(luò)接口連接至 5G 無(wú)線電單元 （RU），如圖 3 所示。5G DU 必須能夠在 5G 和 5G 基站之間進(jìn)行全容量的網(wǎng)絡(luò)連接數(shù)據(jù)傳輸。網(wǎng)絡(luò)接口模塊包括連接至工業(yè)標(biāo)準(zhǔn)接口光學(xué)模塊的以太網(wǎng) MAC 接口，用于發(fā)送和接收增強(qiáng)型通用公共無(wú)線電接口 （eCPRI）、以太網(wǎng)無(wú)線電 （RoE） 或來(lái)自 5G RU 的時(shí)間敏感型網(wǎng)絡(luò) （TSN） 以太網(wǎng)數(shù)據(jù)。主機(jī)接口通常是 PCIe，包括采用直接存儲(chǔ)器訪問(wèn) （DMA） 的高速數(shù)據(jù)傳輸機(jī)制。

前傳處理可以分為以下主要子模塊，接下來(lái)我們將進(jìn)一步介紹每個(gè)模塊。

圖 3：5G 基站節(jié)點(diǎn)上的前傳處理。

1. 精確時(shí)間協(xié)議 （PTP） 功能：通過(guò)利用亞納秒粒度的流量時(shí)間戳，使本地時(shí)鐘（充當(dāng)從節(jié)點(diǎn)時(shí)鐘）與系統(tǒng)主時(shí)鐘實(shí)現(xiàn)同步。DU 將接收到的 1588v2 PTP 數(shù)據(jù)包作為流量的一部分，并將其標(biāo)識(shí)為同步平面數(shù)據(jù)包。然后，在將時(shí)間戳字段替換為由參考時(shí)鐘生成的時(shí)間戳字段后，它們將被發(fā)送到在 x86 上運(yùn)行的 S 平面應(yīng)用。該模塊的其他功能包括延遲請(qǐng)求的處理、從軟件更新一天時(shí)間的主時(shí)鐘定時(shí)器值以及在主模式下產(chǎn)生 1PPS（每秒脈沖）。

2. 流量分類(lèi)器/聚合器：該模塊的功能支持控制、用戶、同步和管理（C、U、S 和 M 平面）消息的路由。流量分類(lèi)器模塊可以執(zhí)行流量規(guī)則，用于丟棄或處理來(lái)自傳入網(wǎng)絡(luò)端口的傳入前傳流量。該模塊可以在上行鏈路和下行鏈路方向上接收 eCPRI 數(shù)據(jù)包（C 和 U 平面）和以太網(wǎng)數(shù)據(jù)包（S 和 M 平面）。

對(duì)于上行鏈路處理，eCPRI 數(shù)據(jù)包由數(shù)據(jù)包報(bào)頭中的 eCPRI 消息類(lèi)型字段進(jìn)行識(shí)別。這包括根據(jù)配置規(guī)則檢查源 MAC 地址、目標(biāo) MAC 地址和虛擬局域網(wǎng) （VLAN） ID，以及在規(guī)則不匹配時(shí)丟棄數(shù)據(jù)包。對(duì)于上行鏈路方向的 S 和 M 平面以太網(wǎng)數(shù)據(jù)包，它可以實(shí)現(xiàn)一個(gè)簡(jiǎn)單的仲裁器，以進(jìn)行調(diào)度并將其傳輸?shù)街鳈C(jī)接口隊(duì)列。

對(duì)于下行鏈路，它可以根據(jù) eCPRI 報(bào)頭中的消息類(lèi)型字段配置不同 eCPRI 消息的優(yōu)先級(jí)。此外，它還可以根據(jù) C 和 U 平面配置添加 VLAN 標(biāo)簽，而且 VLAN 標(biāo)簽中的優(yōu)先級(jí)字段可用于為 C/U 平面消息分配優(yōu)先級(jí)。也可以對(duì) S 和 M 平面進(jìn)行 VLAN 標(biāo)記并分配優(yōu)先級(jí)。與此同時(shí)，該模塊還可以實(shí)施優(yōu)先級(jí)調(diào)度程序，以便根據(jù)分配的優(yōu)先級(jí)將數(shù)據(jù)包發(fā)送到已連接的前傳端口之一。

3. eCPRI 成幀器和解幀器：eCPRI 成幀器/解幀器處理負(fù)責(zé)上行鏈路和下行鏈路 C/U 平面消息的 eCPRI 協(xié)議處理。eCPRI 處理需要包括單獨(dú)的上行鏈路和下行鏈路數(shù)據(jù)路徑處理。由于 eCPRI 處理必須支持基站中的多天線載波 （AxC） 配置，因此該模塊的靈活應(yīng)變能力使其能夠根據(jù)部署場(chǎng)景進(jìn)行放大和縮小。eCPRI-over-Ethernet 消息的數(shù)據(jù)包格式如圖 4 所示。添加填充（零填充）字段是為了使短消息的 eCPRI 最大傳輸單元 （MTU） 的大小為 64B。

圖 4：以太網(wǎng)數(shù)據(jù)包中的 eCPRI-over-Ethernet 消息。

由于下行鏈路的 C 平面消息也在 5G DU 處生成，因此 eCPRI 成幀器同時(shí)處理上行鏈路和下行鏈路 C 平面消息以及下行鏈路 U 平面消息。通過(guò)使用分層調(diào)度程序和多路復(fù)用方案，eCPRI 消息的多個(gè)流/層可以由單個(gè) eCPRI 成幀器數(shù)據(jù)路徑共享。eCPRI 成幀器生成 eCPRI 消息的不同字段并進(jìn)行填充，以創(chuàng)建 eCPRI-over-Ethernet 數(shù)據(jù)包，通過(guò)前傳接口進(jìn)行傳輸。

eCPRI 解幀器模塊具有以下功能：

• 以太網(wǎng)報(bào)頭的處理與刪除
• eCPRI 報(bào)頭的解析與刪除
• 刪除 eCPRI 填充，其中包括基于報(bào)頭字段的流標(biāo)識(shí)和序列號(hào)
• 刪除 eCPRI 數(shù)據(jù)中的零填充（對(duì)于短消息）
• 檢查長(zhǎng)度和其他協(xié)議錯(cuò)誤
• 每個(gè) eCPRI 流的統(tǒng)計(jì)信息

4. O-RAN 處理器：O-RAN 模塊與 eCPRI 模塊一起工作，通常與主機(jī)接口連接以提供以下功能：

• 從 e-CPRI 解幀器接收上行鏈路 U 平面消息，以提取 IQ 數(shù)據(jù)并將其傳送到主機(jī)
• 提取 C 平面 IQ 數(shù)據(jù)的包裝信息，并將其相應(yīng)地用于上行鏈路 U 平面消息
• 延遲管理并將 C 平面消息轉(zhuǎn)發(fā)到 eCPRI 模塊
• 從主機(jī)到 O-RAN 消息的 U 平面 IQ 數(shù)據(jù)成幀，并傳送到 eCPRI 成幀器

O-RAN 模塊接口如圖 5 所示。

圖 5：上行鏈路和下行鏈路數(shù)據(jù)的 O-RAN 模塊接口。

O-RAN 上行鏈路和下行鏈路模塊均設(shè)計(jì)為與四個(gè)獨(dú)立的 AxC 接口連接。在上行鏈路方向上，O-RAN 模塊根據(jù) O-RAN 報(bào)頭中的參數(shù)將 U 平面消息分為物理隨機(jī)接入信道 （PRACH） 或物理上行鏈路共享信道 （PUSCH）。然后對(duì)這些消息進(jìn)行解幀，以提取相應(yīng)的 IQ（用于無(wú)線電信號(hào)的數(shù)據(jù)格式）樣本。在下行鏈路模塊中，對(duì) C 平面消息進(jìn)行解析，以提取 U 平面成幀所需的信息。

5. IQ 數(shù)據(jù)主機(jī)接口：主機(jī)接口模塊向 CPU 發(fā)送并從其接收 IQ 數(shù)據(jù)樣本，處理 U 平面和 C 平面消息的延遲管理。對(duì)于 IQ 樣本的緩存，可以使用外部存儲(chǔ)器來(lái)確保數(shù)據(jù)包無(wú)損傳輸?shù)角皞鹘涌?。主機(jī)接口模塊讀取存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)以及自適應(yīng)片上系統(tǒng) （ASOC） 生成的定時(shí)信號(hào)，以確保 ASOC 和主機(jī) CPU 之間的插槽同步。

如上所述，前傳處理和 L1 High-PHY 加速需要能夠適應(yīng)各種大規(guī)模多輸入多輸出 （mMIMO） 天線配置，以實(shí)現(xiàn)前傳連接和吞吐量。數(shù)據(jù)路徑處理應(yīng)該能夠提供具有 eCPRI 和 O-RAN 處理的線路速率接口，同時(shí)滿足 5G 規(guī)范的時(shí)延和同步要求。

賽靈思在其 T1 電信加速器卡中實(shí)現(xiàn)了前傳參考設(shè)計(jì)，可處理的總吞吐量為 50Gbps，這大約相當(dāng)于 8 層 4T4R 100MHz 的主備配置。該卡使用自適應(yīng) MPSoC 和 RFSoC 器件保持功能的靈活性。在大多數(shù) DU 實(shí)現(xiàn)方案中，在自適應(yīng)器件上使用 O-RAN 處理器，x86 軟件可實(shí)現(xiàn)完整的無(wú)線 L1 堆棧，并且可以提供顯著的吞吐量和時(shí)延優(yōu)勢(shì)。