華大九天物理驗(yàn)證EDA工具Empyrean Argus助力芯片設(shè)計(jì)

在芯片設(shè)計(jì)的流片之路充滿挑戰(zhàn)，物理驗(yàn)證EDA工具無疑是這“最后一公里”關(guān)鍵且不可或缺的利器。它通過設(shè)計(jì)規(guī)則檢查、版圖與原理圖一致性驗(yàn)證等關(guān)鍵流程，為IC...

2025-07-03 標(biāo)簽：IC設(shè)計(jì)芯片設(shè)計(jì)eda 171 0

淺談Cadence模擬IC設(shè)計(jì)流程

大家是否想過，我們的智能手機(jī)為何能夠拍攝出令人驚嘆的照片、播放清晰悅耳的音樂或是準(zhǔn)確測量心率？

2025-06-23 標(biāo)簽：模擬ICIC設(shè)計(jì)Cadence 325 0

高溫IC設(shè)計(jì)的優(yōu)勢分析

隨著技術(shù)的飛速發(fā)展，商業(yè)、工業(yè)及汽車等領(lǐng)域?qū)δ透邷丶呻娐罚↖C）的需求持續(xù)攀升?。高溫環(huán)境會(huì)嚴(yán)重制約集成電路的性能、可靠性和安全性，亟需通過創(chuàng)新技術(shù)手...

2025-06-07 標(biāo)簽：集成電路安森美IC設(shè)計(jì) 557 0

高溫IC設(shè)計(jì)原則解析

隨著技術(shù)的飛速發(fā)展，商業(yè)、工業(yè)及汽車等領(lǐng)域?qū)δ透邷丶呻娐罚↖C）的需求持續(xù)攀升?。高溫環(huán)境會(huì)嚴(yán)重制約集成電路的性能、可靠性和安全性，亟需通過創(chuàng)新技術(shù)手...

2025-06-06 標(biāo)簽：集成電路安森美IC設(shè)計(jì) 791 0

高溫IC設(shè)計(jì)面臨的挑戰(zhàn)

隨著技術(shù)的飛速發(fā)展，商業(yè)、工業(yè)及汽車等領(lǐng)域?qū)δ透邷丶呻娐罚↖C）的需求持續(xù)攀升?。高溫環(huán)境會(huì)嚴(yán)重制約集成電路的性能、可靠性和安全性，亟需通過創(chuàng)新技術(shù)手...

2025-05-29 標(biāo)簽：集成電路半導(dǎo)體IC設(shè)計(jì) 392 0

高溫IC設(shè)計(jì)學(xué)習(xí)筆記之環(huán)境溫度和結(jié)溫

隨著技術(shù)的飛速發(fā)展，商業(yè)、工業(yè)、軍事及汽車等領(lǐng)域?qū)δ透邷丶呻娐罚↖C）的需求持續(xù)攀升?。高溫環(huán)境會(huì)嚴(yán)重制約集成電路的性能、可靠性和安全性，亟需通過創(chuàng)新...

2025-04-21 標(biāo)簽：集成電路IC設(shè)計(jì)安森 761 0

華大九天版圖寄生參數(shù)分析工具Empyrean ADA介紹

在集成電路設(shè)計(jì)中，寄生參數(shù)是決定芯片性能的關(guān)鍵因素之一，尤其是在先進(jìn)工藝節(jié)點(diǎn)下，其影響愈發(fā)顯著，甚至可能成為影響芯片成敗的決定性因素。

2025-04-19 標(biāo)簽：芯片集成電路IC設(shè)計(jì) 886 0

Microchip通過設(shè)計(jì)內(nèi)signoff DRC在成熟節(jié)點(diǎn)定制IC設(shè)計(jì)中實(shí)現(xiàn)顯著的生產(chǎn)率提升

版圖設(shè)計(jì)人員和 CAD 工程師利用多種工具，例如 Calibre RealTime 平臺(tái)和 Calibre nmDRC Recon 早期設(shè)計(jì) DRC 工...

2025-04-13 標(biāo)簽：microchipIC設(shè)計(jì)eda 458 0

西門子EDA助力提升IC設(shè)計(jì)驗(yàn)證效率

本文將簡要概述使用 S-Edit 原理圖輸入環(huán)境的前端流程，然后更詳細(xì)地描述 Analog FastSPICE (AFS) 平臺(tái)仿真器以及使用該仿真器進(jìn)...

2025-03-10 標(biāo)簽：IC設(shè)計(jì)西門子仿真器 1154 0

使用環(huán)旭電子FEDS平臺(tái)解決電源完整性模擬難題

在現(xiàn)代高速電子系統(tǒng)中，電源完整性是指確保電子系統(tǒng)中所有元件都能穩(wěn)定、準(zhǔn)確地獲得電源電壓和電流，以確保系統(tǒng)穩(wěn)定運(yùn)行，避免受到雜訊或波動(dòng)的影響。電源完整性已...

2025-01-14 標(biāo)簽：IC設(shè)計(jì)電子系統(tǒng)電源完整性 589 0

FIFO的深度應(yīng)該怎么計(jì)算

FIFO是FPGA/IC設(shè)計(jì)中經(jīng)常使用到的模塊，它經(jīng)常被用在兩個(gè)模塊之間進(jìn)行數(shù)據(jù)的緩存，以避免數(shù)據(jù)在傳輸過程中丟失。同時(shí)FIFO也經(jīng)常被用在跨時(shí)鐘域處理中。

2024-10-25 標(biāo)簽：FPGAIC設(shè)計(jì)fifo 936 0

Lint靜態(tài)驗(yàn)證工具如何助力IC設(shè)計(jì)

近年來IC設(shè)計(jì)的規(guī)模和復(fù)雜度不斷增大，產(chǎn)品的迭代周期越來越短，傳統(tǒng)的驗(yàn)證方式已經(jīng)難以滿足設(shè)計(jì)團(tuán)隊(duì)的要求。在“設(shè)計(jì)左移”這一理念的趨勢下，設(shè)計(jì)流程和方法學(xué)...

2024-09-03 標(biāo)簽：IC設(shè)計(jì)靜態(tài)驗(yàn)證英諾達(dá) 1736 0

先進(jìn)IC設(shè)計(jì)中如何解決產(chǎn)熱對可靠性的影響？

隨著電子設(shè)備性能的不斷提升和微縮技術(shù)的進(jìn)步，熱效應(yīng)在集成電路(IC)設(shè)計(jì)中扮演著越來越重要的角色?，F(xiàn)代集成電路的高密度和復(fù)雜性使得熱量的產(chǎn)生和管理成為影...

2024-08-10 標(biāo)簽：集成電路IC設(shè)計(jì)熱效應(yīng) 730 0

芯片設(shè)計(jì)流程及各步驟使用工具簡介

DFT Design For Test，可測性設(shè)計(jì)。芯片內(nèi)部往往都自帶測試電路，DFT的目的就是在設(shè)計(jì)的時(shí)候就考慮將來的測試。DFT的常見方法就是，在設(shè)...

2024-04-30 標(biāo)簽：寄存器IC設(shè)計(jì)芯片設(shè)計(jì) 1525 0

半導(dǎo)體IC設(shè)計(jì)是什么？IC設(shè)計(jì)和芯片設(shè)計(jì)區(qū)別

半導(dǎo)體IC設(shè)計(jì)是什么半導(dǎo)體IC設(shè)計(jì)（IntegratedCircuitDesign）是指基于半導(dǎo)體工藝，按照一定的電路設(shè)計(jì)規(guī)則和原理，在晶片上集成多個(gè)器...

2024-04-03 標(biāo)簽：芯片半導(dǎo)體電路設(shè)計(jì) 2662 0

如何通過優(yōu)化RTL減少功耗

對于功耗估算來說，架構(gòu)階段為時(shí)過早，物理設(shè)計(jì)階段為時(shí)已晚。有一種趨勢是在項(xiàng)目的RTL階段分析power hot spots。與后期分析相比，基于 RTL...

2024-04-05 標(biāo)簽：寄存器IC設(shè)計(jì)soc 2659 0

IC設(shè)計(jì)中值得解決的小問題—screen如何兼容256Color

隨著計(jì)算機(jī)硬件的巨大進(jìn)步，圖形界面的程序逐漸占據(jù)了應(yīng)用的主流，不過Terminal得益于性能、帶寬，以及傳統(tǒng)、繼承等各種因素，應(yīng)用也還是非常廣泛的。

2024-03-21 標(biāo)簽：IC設(shè)計(jì)VerilogVIM 1902 0

Vcs/Xrun環(huán)境中VCD/FSDB/SHM/VPD的Dump方法詳解

VCD是一個(gè)通用的格式。VCD文件是1EEE1364標(biāo)準(zhǔn)（Verilog HDL語言標(biāo)準(zhǔn)）中定義的一種ASCI文件。

2024-03-21 標(biāo)簽：IC設(shè)計(jì)VCDeda 1.1萬 0

電路仿真揭秘！運(yùn)算放大器建模一次搞定

SPICE在晶體管級(jí)別的仿真方面表現(xiàn)出色；然而，IC設(shè)計(jì)工程師要盡一切可能，讓人難以分辨運(yùn)算放大器中是否存在晶體管。他們希望您能夠使用運(yùn)算放大器手冊為設(shè)...

2024-03-14 標(biāo)簽：運(yùn)算放大器IC設(shè)計(jì)SPICE 1893 0