完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > hdl
文章:186個 瀏覽:47950次 帖子:125個
對于VerilogHDL語言中,經(jīng)常在always模塊中,面臨兩種賦值方式:阻塞賦值和非阻塞賦值。對于初學者,往往非常迷惑這兩種賦值方式的用法,本章節(jié)主...
Vivado 軟件提供了HDL編寫中常用的示例,旨在幫助初學者更好地理解和掌握HDL編程,這里分享一下verilog代碼示例。
設計一款芯片,明確需求(功能和性能)之后,先由架構工程師設計架構,得出芯片設計方案,前端設計工程師形成RTL代碼,驗證工程師進行代碼驗證,再通過后端設計...
現(xiàn)在的FPGA正變得越來越復雜,向引腳分配信號的任務曾經(jīng)很簡單,現(xiàn)在也變得相當繁復。下面這些用于向多用途引腳指配信號的指導方針有助于設計師根據(jù)最多到最少...
在SpinalHDL代碼中,StreamArbiter提供了完善的多入一出的調(diào)度機制。里面可能應用的較多的是Round Robin調(diào)度。
FPGA有哪些優(yōu)質(zhì)的帶源碼的IP開源網(wǎng)站?
Opencores是一個開源的數(shù)字電路設計社區(qū),它提供了免費的開源IP(知識產(chǎn)權)核心,讓工程師和愛好者們可以使用這些IP核心來構建自己的數(shù)字電路設計。...
在SpinalHDL中如何將ROM的初始化放置在RTL文件中?
在默認情況下,SpinalHDL在生成代碼時會同時生成一個bin文件及一個RTL代碼文件。在RTL代碼中,會通過readmemb函數(shù)來載入初始化內(nèi)容
為什么在Verilog HDL設計中一定要用同步而不能用異步時序邏輯?
同步時序邏輯是指表示狀態(tài)的寄存器組的值只可能在唯一確定的觸發(fā)條件發(fā)生時刻改變。只能由時鐘的正跳沿或負跳沿觸發(fā)的狀態(tài)機就是一例。always @(pose...
根據(jù)摩爾定律的發(fā)展,晶體管的Poly的最小柵極長度已經(jīng)到達了1nm甚至更小,集成電路的規(guī)模越 來越大,集成度越來越高。
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |