完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > eda工具
EDA工具軟件可大致可分為芯片設(shè)計(jì)輔助軟件、可編程芯片輔助設(shè)計(jì)軟件、系統(tǒng)設(shè)計(jì)輔助軟件等三類。進(jìn)入我國(guó)并具有廣泛影響的EDA軟件是系統(tǒng)設(shè)計(jì)軟件輔助類和可編程芯片輔助設(shè)計(jì)軟件:Protel、PSPICE、multiSIM10(原EWB的最新版本)、OrCAD、PCAD、LSIIogic、MicroSim,ISE,modelsim等等。
文章:260個(gè) 瀏覽:32803次 帖子:9個(gè)
芯片設(shè)計(jì)小經(jīng)驗(yàn)—異步電路跨時(shí)鐘域小結(jié)
關(guān)于異步電路,是面試?yán)锉粏?wèn)的最多的部分,網(wǎng)上也有很多很多的總結(jié)文章。這里有兩個(gè)原因。第一,這是一種比較成熟的通用設(shè)計(jì)手段,電路結(jié)構(gòu)也比較經(jīng)典。第二是因?yàn)?..
ProteuS在ARM開(kāi)發(fā)中的應(yīng)用解析
Proteus軟件是英國(guó)Labcenter electronics公司的EDA工具軟件,是一個(gè)電子設(shè)計(jì)的教學(xué)平臺(tái)、實(shí)驗(yàn)平臺(tái)和創(chuàng)新平臺(tái),涵蓋了電工電子實(shí)驗(yàn)...
綜合就是將HDL語(yǔ)言轉(zhuǎn)化成與,非,或門等等基本邏輯單元組成的門級(jí)連接。因此,可綜合語(yǔ)句就是能夠通過(guò)EDA工具自動(dòng)轉(zhuǎn)化成硬件邏輯的語(yǔ)句。
芯片設(shè)計(jì)中跨時(shí)鐘域CDC的那些事
這里我們先復(fù)習(xí)一下同步電路和異步電路的概念。在現(xiàn)代SoC設(shè)計(jì)中,絕大多數(shù)的電路都是同步電路。
2023-06-20 標(biāo)簽:EDA工具SoC設(shè)計(jì)鎖存器 2460 0
淺析形式驗(yàn)證的分類、發(fā)展、適用場(chǎng)景
Formal Verification:利用數(shù)學(xué)分析的方法,通過(guò)算法引擎建立模型,對(duì)待測(cè)設(shè)計(jì)的狀態(tài)空間進(jìn)行窮盡分析的驗(yàn)證。
邏輯綜合在整個(gè)IC設(shè)計(jì)流程RTL2GDS中的位置
根據(jù)摩爾定律的發(fā)展,晶體管的Poly的最小柵極長(zhǎng)度已經(jīng)到達(dá)了1nm甚至更小,集成電路的規(guī)模越 來(lái)越大,集成度越來(lái)越高。
2023-03-27 標(biāo)簽:IC設(shè)計(jì)EDA工具HDL 2410 0
數(shù)字實(shí)現(xiàn)過(guò)程中的慣性延遲和傳輸延遲
一般用來(lái)指定模塊內(nèi)部信號(hào)通過(guò)邏輯單元或者線網(wǎng)耗費(fèi)的時(shí)間。
如何在FLOEFD中查看風(fēng)扇工作點(diǎn)?
在產(chǎn)品散熱設(shè)計(jì)時(shí)需要查看風(fēng)扇的工作點(diǎn)是否合理,F(xiàn)LOEFD在計(jì)算完成之后,可以直接查看風(fēng)扇工作狀態(tài)點(diǎn)。
2023-03-20 標(biāo)簽:EDA工具半導(dǎo)體器件CAE 2383 0
在進(jìn)行DFT Logic的設(shè)計(jì)和插入之前,DFT工程師會(huì)先使用EDA工具對(duì)原Design執(zhí)行DRC(Design Rule Checking),即設(shè)計(jì)規(guī)則檢查。
簡(jiǎn)述進(jìn)行?IC設(shè)計(jì)的方法和設(shè)計(jì)流程
IC設(shè)計(jì)是一門非常復(fù)雜的科學(xué),在IC生產(chǎn)流程中,IC芯片主要由專業(yè)IC設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì),如聯(lián)發(fā)科、高通、Intel等國(guó)際知名大廠,都自行設(shè)計(jì)各自專...
2023-07-19 標(biāo)簽:CMOSIC設(shè)計(jì)EDA工具 2233 0
在PCB生產(chǎn)調(diào)試期間,為了方便查看文件或者查詢相關(guān)元件信息,會(huì)把PCB設(shè)計(jì)文件轉(zhuǎn)換成PDF文件。
2023-05-10 標(biāo)簽:EDA工具PCB設(shè)計(jì) 2229 0
低功耗設(shè)計(jì)基礎(chǔ):Clock Gating
大多數(shù)低功耗設(shè)計(jì)手法在嚴(yán)格意義上說(shuō)并不是由后端控制的,Clock Gating也不例外。
Simcenter FLOEFD EDA Bridge模塊分析
Simcenter?FLOEFD?軟件EDA Bridge 模塊提供一種方法,可以將詳細(xì)的印刷電路板(PCB)導(dǎo)入到您所使用的MCAD(機(jī)械計(jì)算機(jī)輔助設(shè)...
SystemVerilog里的regions以及events的調(diào)度
本文講一下SystemVerilog的time slot里的regions以及events的調(diào)度。SystemVerilog語(yǔ)言是根據(jù)離散事件執(zhí)行模型定...
2023-07-12 標(biāo)簽:EDA工具仿真器Verilog語(yǔ)言 2172 0
EDA仿真驗(yàn)證環(huán)境中的激勵(lì)、檢查和覆蓋率
下圖是一個(gè)典型的EDA仿真驗(yàn)證環(huán)境,其中主要的組件就是激勵(lì)生成、檢查和覆蓋率收集。
2023-04-15 標(biāo)簽:EDA工具EDA仿真技術(shù)DUT 2077 0
在systemverilog代碼運(yùn)行中,EDA工具會(huì)先給1個(gè)隨機(jī)種子值(seed),所有代碼里的隨機(jī)數(shù)都是根據(jù)這個(gè)初始種子衍生出來(lái)的。
Vivado在FPGA設(shè)計(jì)中的優(yōu)勢(shì)
Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對(duì)初學(xué)者來(lái)說(shuō),新的約束語(yǔ)言X...
2022-09-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)EDA工具 1965 0
如何采用EDA工具實(shí)現(xiàn)EWIS系統(tǒng)的一致性
FAR 25.1711描述了EWIS組件必須帶有的認(rèn)證和信息類型,包括組件的功能、冗余考慮事項(xiàng)、隔離要求和唯一性。在飛機(jī)中,每個(gè)組件都有且只有一個(gè)相應(yīng)的...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |