舉例說明Cortex - A8微處理器的存儲格式。

　　答： Cortex-A8處理器支持小端格式和字節(jié)不變的大端格式。此外，處理器還支持混合大小端格式（既有大端格式又有小端格式）和非對齊數(shù)據(jù)訪問。對指令的讀取，則總是以小端格式操作。

　　簡述機器指令LDR與匯編偽指令的區(qū)別。

　　答：

　?。?）LDR 加載指令是 CPU 指令，完成實質(zhì)性的數(shù)據(jù)傳送。用于從內(nèi)存中加載數(shù)據(jù)到寄存器中。LDR 指令是字加載指令，用于從存儲器中將一個 32 位的字數(shù)據(jù)傳送到目的寄存器中。該指令通常用于從存儲器中讀取 32 位的字數(shù)據(jù)到通用寄存器，然后對數(shù)據(jù)進行處理。當程序計數(shù)器 PC 作為目的寄存器時，指令從存儲器中讀取的字數(shù)據(jù)被當作目的地址，從而可以實現(xiàn)程序流程的跳轉(zhuǎn)。

　　（2）LDR 偽指令是匯編指令，完成匯編階段的數(shù)據(jù)傳送，匯編后需要用相應的 CPU 指令替換。用于將一個立即數(shù)讀取到相應的寄存器中，需要用等號來連接地址值。LDR 是把一個數(shù)字常量或一個地址加載到寄存器中的偽指令。

　　簡述CPSR狀態(tài)寄存器中各有效位的含義。

　　答：

　?、?N：當用兩個補碼表示的帶符號數(shù)進行運算時，N=1表示運算的結(jié)果為負數(shù)；N=0表示運算的結(jié)果為正數(shù)或零

　　② Z：Z=1表示運算的結(jié)果為零，Z=0表示運算的結(jié)果非零。

　　③ C：可以有4種方法設置C的值：

　　-加法運算（包括CMP）：當運算結(jié)果產(chǎn)生了進位時（無符號數(shù)溢出），C=1，否則C=0。

　　-減法運算（包括CMP）：當運算時產(chǎn)生了借位時（無符號數(shù)溢出），C=0，否則C=1。

　　-對于包含移位操作的非加/減運算指令，C為移出值的最后一位。

　　-對于其它的非加/減運算指令，C的值通常不會改變。

　?、?V：可以有2種方法設置V的值：

　　-對于加減法運算指令，當操作數(shù)和運算結(jié)果為二進制的補碼表示的帶符號數(shù)時，V=1表示符號位溢出

　　-對于其它的非加/減運算指令，V的值通常不會改變。

　　⑤ Q：在ARM V5及以上版本的E系列處理器中，用Q標志位指示增強的DSP運算指令是否發(fā)生了溢出。在其它版本的處理器中，Q標志位無定義。

　　⑥ CPSR的低8位（包括I、F、T和M［4：0］）稱為控制位，當發(fā)生異常時這些位可以被改變。如果處理器運行于特權(quán)模式時，這些位也可以由程序修改。

　　中斷禁止位I、F：置1時，禁止IRQ中斷和FIQ中斷。

　　T標志位：該位反映處理器的運行狀態(tài)。當該位為1時，程序運行于THUMB狀態(tài)，否則運行于ARM狀態(tài)。該信號反映在外部引腳TBIT上。在程序中不得修改CPSR中的TBIT位，否則處理器工作狀態(tài)不能確定。

　　運行模式位M［4：0］：這幾位是模式位，這些位決定了處理器的運行模式。具體含義如下表所示：

　　保留位：CPSR中的其余位為保留位，當改變CPSR中的條件碼標志位或者控制位時，保留位不要改變，在程序中也不要用保留位存儲數(shù)據(jù)。保留位將用于ARM版本的擴展。