摘 要： 為解決粗粒度密碼邏輯陣列控制開(kāi)銷(xiāo)大、控制效率低的問(wèn)題，在研究主流陣列處理架構(gòu)下三層控制模型的基礎(chǔ)上，提出了一種陣列的四層控制模型，并設(shè)計(jì)了對(duì)應(yīng)的可編程控制網(wǎng)絡(luò)。在規(guī)模為4×4的可編程控制網(wǎng)絡(luò)上實(shí)現(xiàn)了對(duì)AES、A5-1等對(duì)稱(chēng)算法的控制流映射。在65 nm CMOS 工藝下，DC綜合結(jié)果顯示總面積為13 712 μm2，折合等效與非門(mén)數(shù)0.95萬(wàn)，占陣列面積0.37%。映射AES和A5-1控制流最高頻率分別為1 389 MHz和1 190 MHz，達(dá)到面積小、速度快的應(yīng)用需求。將四層控制模型與三層控制模型進(jìn)行六個(gè)不同性能對(duì)比，前者整體性能遠(yuǎn)超后者，且能滿(mǎn)足任意網(wǎng)絡(luò)互連結(jié)構(gòu)陣列的高效控制需求。

引言

網(wǎng)絡(luò)帶寬的增長(zhǎng)和網(wǎng)絡(luò)安全協(xié)議的多樣化，導(dǎo)致密碼應(yīng)用不斷擴(kuò)大及對(duì)密碼設(shè)備性能要求不斷提高。對(duì)于運(yùn)算密集型的密碼算法，數(shù)據(jù)流驅(qū)動(dòng)的粗粒度密碼邏輯陣列(Coarse-Grained Cryptographic Logic Array，CGCLA)結(jié)構(gòu)可充分利用其數(shù)據(jù)并行性和算法流水的特性，達(dá)到密碼運(yùn)算速度快、靈活性高等性能要求。然而面對(duì)如此靈活高效的可重構(gòu)數(shù)據(jù)通路，若陣列控制器控制效率低，延遲和面積大，則控制時(shí)間開(kāi)銷(xiāo)與數(shù)據(jù)路徑時(shí)間開(kāi)銷(xiāo)相當(dāng)，因此控制路徑可能成為關(guān)鍵路徑，將導(dǎo)致成本高、擴(kuò)展性差等問(wèn)題，所以高效率的控制器將成為CGCLA發(fā)揮其良好性能的關(guān)鍵。

本文對(duì)3種主流可重構(gòu)處理架構(gòu)的控制模式進(jìn)行研究，發(fā)現(xiàn)ADRES架構(gòu)的控制器存在面積規(guī)模大、可擴(kuò)展性差等問(wèn)題；XPP架構(gòu)下控制范圍存在局限性、控制流間信息交互難等問(wèn)題；MorphoSys架構(gòu)下控制流單一，且存在交互開(kāi)銷(xiāo)和存儲(chǔ)開(kāi)銷(xiāo)大的問(wèn)題。針對(duì)以上架構(gòu)存在的控制缺陷，從對(duì)稱(chēng)密碼算法結(jié)構(gòu)出發(fā)，提取控制流特征，采用了全動(dòng)態(tài)的配置信息技術(shù)，提出了一種性能強(qiáng)大的四層控制模型，并設(shè)計(jì)了在該模型下面向CGCLA的可編程控制網(wǎng)絡(luò)結(jié)構(gòu)，克服了控制器可擴(kuò)展性差、交互時(shí)間長(zhǎng)、信息交互難、控制流單一、映射算法困難等問(wèn)題，從而能很好地支持對(duì)分組密碼算法和序列密碼算法的高效控制。

1 主流可重構(gòu)密碼處理架構(gòu)控制模型研究

目前，可重構(gòu)密碼處理架構(gòu)主要有兩種：陣列結(jié)構(gòu)（ADRES[1]、XPP[2]、MorphoSys[3]、S-RCCPA[4]等）和VLIW結(jié)構(gòu)（Cryptonite[5]、CCproc[6]、RCB-CP[7]等）。對(duì)于實(shí)現(xiàn)運(yùn)算密集型密碼算法，陣列結(jié)構(gòu)數(shù)據(jù)加速、資源利用率等性能更優(yōu)。

ADRES架構(gòu)由超長(zhǎng)指令字處理器控制，屬于集中控制方式，能做到配置信息的周期級(jí)切換，但是超長(zhǎng)指令字處理器定制性太強(qiáng)，導(dǎo)致面積規(guī)模大、可擴(kuò)展性差等問(wèn)題。XPP架構(gòu)的控制模式屬于半集中式控制，每個(gè)陣列處理簇能產(chǎn)生至少一個(gè)控制流，通過(guò)配置頁(yè)面切換，能實(shí)現(xiàn)比ADRES架構(gòu)更為靈活的控制，然而當(dāng)需要數(shù)據(jù)流圖或控制流圖交互時(shí)，此架構(gòu)不能實(shí)現(xiàn)或者實(shí)現(xiàn)效率很低，從而可能造成算法映射困難、配置管理器間交互開(kāi)銷(xiāo)大等問(wèn)題。MorphoSys架構(gòu)由于只有單一的主處理器控制陣列，只能產(chǎn)生單一的控制流，對(duì)于多種密碼算法的并行實(shí)現(xiàn)適配效率非常低，降低了陣列數(shù)據(jù)并行性的優(yōu)勢(shì)，而且存在控制與運(yùn)算交互時(shí)間長(zhǎng)、局部存儲(chǔ)開(kāi)銷(xiāo)大等問(wèn)題，所以不能實(shí)現(xiàn)高效控制。

將以上3種主流架構(gòu)的控制模型抽象成三層，如圖1(a)所示，對(duì)其進(jìn)一步改進(jìn)，抽象成四層控制模型，如圖1(b)所示。在配置頁(yè)面層與可重構(gòu)陣列之間，加入可編程控制器，控制器能夠接收各個(gè)處理單元的反饋信息，并根據(jù)反饋信息選擇配置頁(yè)面，增強(qiáng)了數(shù)據(jù)流與控制流間信息交互能力，可以提高控制效率，但仍然存在可擴(kuò)展性差、控制流單一等問(wèn)題，且此種基于陣列的配置技術(shù)在配置頁(yè)面切換時(shí)會(huì)產(chǎn)生巨大功耗。

對(duì)四層控制流模型進(jìn)一步改進(jìn)，如圖1(c)所示?？刂茖硬捎没诰W(wǎng)絡(luò)互連結(jié)構(gòu)的控制網(wǎng)絡(luò)設(shè)計(jì)，為每個(gè)處理單元分配一個(gè)能產(chǎn)生簡(jiǎn)單控制流的可編程控制器(Programmable Control Element，PCE)，然后結(jié)合三維配置信息技術(shù)[8]，為陣列的每個(gè)處理單元分配存儲(chǔ)空間來(lái)存儲(chǔ)算子配置信息，改進(jìn)后的四層控制模型通過(guò)可編程控制器網(wǎng)絡(luò)互連可以產(chǎn)生不同或者復(fù)雜的控制流，通過(guò)三維配置信息技術(shù)能夠完成全動(dòng)態(tài)配置，且能克服基于陣列配置技術(shù)帶來(lái)的頁(yè)面切換功耗大的問(wèn)題。

2 對(duì)稱(chēng)密碼算法控制方法研究

為設(shè)計(jì)合適的粗粒度密碼邏輯陣列可編程控制器，就必須從對(duì)稱(chēng)密碼算法的結(jié)構(gòu)特征出發(fā)，總結(jié)提取合適的控制方法。

2.1 數(shù)據(jù)流復(fù)用控制

無(wú)論是分組密碼算法的輪運(yùn)算、序列密碼算法的記憶部件更新，還是雜湊算法消息擴(kuò)展運(yùn)算和輪運(yùn)算，都滿(mǎn)足迭代原則，其數(shù)據(jù)流呈現(xiàn)很強(qiáng)的規(guī)律性：每次運(yùn)算都使用了完全相同的數(shù)據(jù)流，每組中間數(shù)據(jù)都只與下一組數(shù)據(jù)直接相關(guān)。

2.2 不等長(zhǎng)數(shù)據(jù)路徑控制

分組和雜湊密碼算法在一個(gè)分組內(nèi)需要計(jì)算多路數(shù)據(jù)，如圖2(a)所示。而每一路數(shù)據(jù)可能需要不同的操作，操作數(shù)據(jù)也有可能不同，為保證得到正確的計(jì)算結(jié)果，一般有兩種可行方案，第一種是在較短的路徑中插入無(wú)效操作使其與較長(zhǎng)路徑等長(zhǎng)，如圖2(b)所示。在路徑較多的情況下，該方式變得很復(fù)雜，且浪費(fèi)資源。第二種是通過(guò)不斷向自身賦值的方式保持原值不變從而使較短的數(shù)據(jù)流停止，如圖2(c)所示，等到另一數(shù)據(jù)算出正確結(jié)果后再切換到下一數(shù)據(jù)流圖進(jìn)行運(yùn)算，即原來(lái)的一張流圖將被拆成兩張子圖，然而雜湊算法內(nèi)部一般存在很多路數(shù)的運(yùn)算，所以不適合采用第二種方式。在此，基于第二種用子圖切換實(shí)現(xiàn)等待的方式，提出一種寄存器等待的方式，如圖2(d)所示，通過(guò)使能寄存器，達(dá)到不同路徑的同步。相比前兩種方式，提高了資源利用率，也減少了子圖的數(shù)量，從而可以減少控制復(fù)雜度。

2.3 切換控制

對(duì)稱(chēng)密碼算法一般由多個(gè)執(zhí)行不同運(yùn)算的階段組成，相應(yīng)的對(duì)稱(chēng)密碼算法全局?jǐn)?shù)據(jù)流圖一般由多個(gè)不同的子圖構(gòu)成。分組密碼算法可分為初始運(yùn)算、輪運(yùn)算、輸出運(yùn)算3個(gè)階段，序列密碼算法大致可分為密鑰輸入、記憶部件初始化和置亂輸出3個(gè)階段，而雜湊算法的每一輪采用的是完全相同的運(yùn)算結(jié)構(gòu)，一般不存在階段劃分。

2.4 鐘控、控選結(jié)構(gòu)控制

與分組密碼算法任意時(shí)刻有確定的數(shù)據(jù)流圖不同，序列密碼算法由于鐘控模型的存在，導(dǎo)致數(shù)據(jù)流有不確定性，這就要求在運(yùn)算中臨時(shí)確定數(shù)據(jù)流圖，滿(mǎn)足此要求一種方法是采用選擇結(jié)構(gòu)，同時(shí)實(shí)現(xiàn)兩路鐘控運(yùn)算，相當(dāng)于將控制流整合至數(shù)據(jù)流中，使其也同樣具有固定的數(shù)據(jù)流，代價(jià)是需要更多的資源，運(yùn)算變得更加復(fù)雜。另一種方法是將計(jì)算鐘控值所需的抽取位傳遞至控制流，控制流根據(jù)抽取位決定數(shù)據(jù)流圖選擇，如圖3所示。這種方法資源變少、運(yùn)算簡(jiǎn)單，但控制流與控制流關(guān)系更加復(fù)雜。