關(guān)于IP的驅(qū)動程序軟件開發(fā)和第三方IP的使用 - 全文

半導(dǎo)體公司目前正面對兩大基本現(xiàn)實(shí)：優(yōu)化半導(dǎo)體項(xiàng)目的成本以及為了滿足客戶需求而提供全面性解決方案?？蛻舻男枨笫沟冒雽?dǎo)體開發(fā)商將注意力不僅集中在硅元素，而且還關(guān)注軟件。

讓我們首先來看一下半導(dǎo)體項(xiàng)目的成本。市場研究表明主流半導(dǎo)體項(xiàng)目（衍生物）的下列費(fèi)用趨勢。

圖1：主流半導(dǎo)體項(xiàng)目成本

上述圖1（最新可用圖）顯示了主流設(shè)計(jì)的成本。雖然這些類型的設(shè)計(jì)已經(jīng)出現(xiàn)了明顯的成本增加的趨勢，但是這些成本仍然遠(yuǎn)低于那些在新工藝節(jié)點(diǎn)（需要更高的投資）的全新結(jié)構(gòu)的成本。比如，14nm工藝節(jié)點(diǎn)的初始項(xiàng)目成本大約為3億美元1。

由于這些高額的項(xiàng)目成本，客戶向半導(dǎo)體行業(yè)提出了具有挑戰(zhàn)性的要求。比如，不斷變化的市場，要求更優(yōu)、更高效的用戶體驗(yàn)、更小的設(shè)備、更低的成本、更低的功耗，這些都增加了芯片的復(fù)雜性以及工藝節(jié)點(diǎn)需求。半導(dǎo)體企業(yè)必須提供全面的SOC及軟件棧平臺，以便使終端客戶優(yōu)先選擇在該平臺實(shí)現(xiàn)自己的應(yīng)用、提供必要的外部界面、優(yōu)化能耗。這些都已在規(guī)劃中，并一一實(shí)現(xiàn)。在芯片層面，這些要求促進(jìn)了帶有多時鐘和多電壓的復(fù)雜結(jié)構(gòu)，這種結(jié)構(gòu)將所有部件整合到SOC及相關(guān)軟件棧中，并且這些要求繼續(xù)增加（圖2）。

圖2：每個SOC中時鐘域及電壓域的數(shù)量

本白皮書討論了SOC設(shè)計(jì)人員在解決SOC復(fù)雜性問題以及關(guān)于上市時間的挑戰(zhàn)時面臨的問題。本白皮書也將討論第三方IP的使用，并說明考慮到當(dāng)今SOC的復(fù)雜性，僅僅依靠高質(zhì)量IP不足以加快上市時間。本白皮書還將討論關(guān)于用于IP的驅(qū)動程序軟件開發(fā)的問題。最后，本白皮書將回顧在SOC設(shè)計(jì)過程中的五個主要開發(fā)步驟以及第三方IP供應(yīng)商如何幫助加快這些步驟。

使用第三方IP提供者獲得高質(zhì)量IP

為了降低項(xiàng)目成本和風(fēng)險，半導(dǎo)體設(shè)計(jì)機(jī)構(gòu)需要獲得第三方硅知識產(chǎn)權(quán)用于他們的SOC項(xiàng)目，特別是一個SOC所需的處理器、音頻子系統(tǒng)、傳感器子系統(tǒng)、標(biāo)準(zhǔn)外部接口。

標(biāo)準(zhǔn)接口子系統(tǒng)包括一個連接片上通訊基礎(chǔ)設(shè)施（一般為在端口上使用標(biāo)準(zhǔn)總線協(xié)議的多級互連裝置）的控制器、通過預(yù)定協(xié)議及電氣規(guī)范與外部接口連接的PHY模塊。這兩種模塊都必須符合標(biāo)準(zhǔn)協(xié)議，如USB-IF規(guī)范或PCI Express標(biāo)準(zhǔn)等公共標(biāo)準(zhǔn)。許多項(xiàng)目都已經(jīng)證明使用高質(zhì)量第三方IP可以為半導(dǎo)體企業(yè)降低成本和風(fēng)險。理想情況下，控制器與PHY將由一個供應(yīng)商提供，可以降低SOC設(shè)計(jì)人員的整合難度。理論上，由于每個項(xiàng)目都是基于相同標(biāo)準(zhǔn)，整合應(yīng)該十分簡單。但是，整合面臨著三個挑戰(zhàn)：標(biāo)準(zhǔn)或協(xié)議知識、符合性能要求、將IP整合到整個SOC中。

標(biāo)準(zhǔn)或協(xié)議知識

首先，SOC設(shè)計(jì)人員必須解決一個日益困難的任務(wù)：理解IP協(xié)議或標(biāo)準(zhǔn)。由于半導(dǎo)體企業(yè)通過購買IP降低設(shè)計(jì)成本，這些企業(yè)將他們的IP設(shè)計(jì)人員重新調(diào)配至其他設(shè)計(jì)崗位。多數(shù)現(xiàn)代化接口IP標(biāo)準(zhǔn)每幾年都會進(jìn)行重大修改，并且每年都會發(fā)出工程變更通知（ECNs）。這些變動可能會使企業(yè)內(nèi)部IP設(shè)計(jì)人員的知識很快落后，除非他們可以集中精力關(guān)注特定的IP和協(xié)議。在最優(yōu)情況下，一個項(xiàng)目團(tuán)隊(duì)仍然配備至少一名可以理解特定標(biāo)準(zhǔn)的工程師，但是對于復(fù)雜的接口IP部件（比如PCI Express）中的1000多個參數(shù)，大體了解相關(guān)標(biāo)準(zhǔn)或IP模塊是不夠的。在最壞情況下，項(xiàng)目中沒有任何人具有特定接口IP標(biāo)準(zhǔn)背景，這使得SOC充分整合成為漫長、風(fēng)險重重的過程，比如，PCIe3.0標(biāo)準(zhǔn)超過850頁。進(jìn)行IP配置，并為該配置開發(fā)高性能的設(shè)備驅(qū)動程序絕對不是輕松的任務(wù)，特別是當(dāng)使用IO可視化等最新硬件功能的情況出現(xiàn)。除了從IP供應(yīng)商獲得接口IP許可而支付的費(fèi)用以外，半導(dǎo)體企業(yè)通常還需要額外支付整合和軟件開發(fā)的費(fèi)用。

加速RTL修訂

第二個挑戰(zhàn)是：對于IP的配置，在SOC中的接口性能是否能滿足芯片功能的需求以及終端客戶的要求。在理想情況下，SOC設(shè)計(jì)團(tuán)隊(duì)有權(quán)通過設(shè)置IP的參數(shù)來使用第三方IP。設(shè)計(jì)人員必須處理大量配置參數(shù)才可以創(chuàng)建滿足SOC要求的RTL。除了用于RTL的配置參數(shù)，軟件開發(fā)者還必須通過驅(qū)動程序軟件控制許多不同的功能?？傊?，硬件和軟件設(shè)置及功能決定了IP的貫穿性、潛在性、功率分布。設(shè)計(jì)人員可以尋求IP提供者關(guān)于SOC理想配置的建議，也可以確定不同的配置參數(shù)以實(shí)現(xiàn)所需功率-性能平衡。高效的配置探索需要嘗試一種IP配置對比不同IP配置的快速轉(zhuǎn)回時間。加快轉(zhuǎn)回時間首先意味著有能力為不同配置快速生成RTL。如果該步驟涉及與已經(jīng)產(chǎn)生新版本的IP提供商的互動，那么會出現(xiàn)兩個常見問題：第一，進(jìn)度問題：轉(zhuǎn)回時間至少需要多個工作日；第二，商業(yè)問題：修訂RTL配置的請求的數(shù)量將受到IP許可協(xié)議的限制，原因在于IP提供者需要減少他們的設(shè)計(jì)影響。但是，如果半導(dǎo)體工程師可以使用配置工具修改IP，那么，轉(zhuǎn)回時間就不再依賴于第三方IP提供者。

將IP整合到半導(dǎo)體

第三個挑戰(zhàn)是將IP子系統(tǒng)整合到SOC結(jié)構(gòu)當(dāng)中?？刂齐娫从?、時鐘、復(fù)位的遠(yuǎn)端信號必須正確地適用于IP子系統(tǒng)并且與半導(dǎo)體其他部分相匹配。創(chuàng)建初始子系統(tǒng)后，還需準(zhǔn)確、高效地進(jìn)行仿真和原型建立。

由于PHY不會產(chǎn)生預(yù)期的功能和性能，理解時鐘的時序要求以及PHY的復(fù)位十分重要。當(dāng)實(shí)現(xiàn)正確的時序要求時，將顯示"眼圖張開"。在經(jīng)典的工作分工中，SOC設(shè)計(jì)團(tuán)體將負(fù)責(zé)IP子系統(tǒng)，然后嘗試?yán)斫膺@些IP如何發(fā)揮作用以及需要IP提供者提供詳細(xì)信息的時序要求以及測試要求。這種分析十分耗時，并且僅適用于整合IP。

將控制器與PHY整合到SOC中通常分為兩步：仿真和原型設(shè)計(jì)。但是，并不是所有設(shè)計(jì)人員都會選擇進(jìn)行仿真，這主要由于無法獲得PHY的模型、或者缺少RTL模擬經(jīng)驗(yàn)，直接進(jìn)入到原型設(shè)計(jì)步驟

對IP原型進(jìn)行設(shè)計(jì)也存在一些挑戰(zhàn)：（a）調(diào)試PHY板；（b）接入FPGA板；（c）PHY與FPGA板之間進(jìn)行控制器設(shè)置和信號時序控制。每個問題都可以將項(xiàng)目延遲數(shù)周。如果PHY與控制器IP來源不同，這些困難將更為明顯。IP整合團(tuán)隊(duì)、原型設(shè)計(jì)團(tuán)隊(duì)、IP提供者之間的多次迭代十分常見，并且可能耗時數(shù)月。即使IP整合團(tuán)隊(duì)了解PHY的時序要求，原型設(shè)計(jì)團(tuán)隊(duì)可能需要數(shù)周才可以結(jié)束時序收斂并進(jìn)行正確設(shè)計(jì)（以便確保器速度最優(yōu)并且PHY具有最佳信號完整性）。在長期實(shí)驗(yàn)過程中，開發(fā)板可能發(fā)生故障、導(dǎo)致額外延遲（由于將PHY板送回供應(yīng)商進(jìn)行錯誤分析和維修），然后，才可以繼續(xù)進(jìn)行IP整合。

首個硅與收益之間的軟件作用

根據(jù)市場細(xì)分，半導(dǎo)體企業(yè)不得不開發(fā)不同層次的軟件用于他們的SOC。一方面對于汽車應(yīng)用中微控制器芯片，半導(dǎo)體企業(yè)必須開發(fā)相對較小，然而關(guān)鍵的適應(yīng)層（MCAL）。另一方面，移動處理器需要非常復(fù)雜且包含下列各項(xiàng)的軟件棧：多層部件、安全和非安全固件、操作系統(tǒng)核心、驅(qū)動程序、通信協(xié)議棧、安卓等中間件的應(yīng)用。除了應(yīng)用處理器上的軟件，每個子系統(tǒng)獨(dú)自運(yùn)行無線軟件棧等大量軟件。很明顯，軟件已經(jīng)成為每個系統(tǒng)的主要部件，并且成為一個產(chǎn)品的區(qū)分要素之一。市場研究公司IBS預(yù)測到2020年，20%左右的半導(dǎo)體收入將歸因于其承載的軟件，這與半導(dǎo)體企業(yè)在SOC項(xiàng)目中的投入[40-50%]不是一直成比例的3。許多半導(dǎo)體企業(yè)行政人員已經(jīng)發(fā)現(xiàn)了這個問題，并表示"如果我無法推出可以運(yùn)行的軟件，我的客戶就不會大批量訂購，我也就不會獲得收益"。

開源軟件可以作為解決軟件開發(fā)困難的解決方案之一。開源軟件一般都是由前沿公司提供的。為新IP開發(fā)首個軟件棧后，這些公司可能選擇將軟件捐獻(xiàn)給開源社區(qū)，比如，將Linux系統(tǒng)的IP驅(qū)動程序提交至來自kernel.org的主線內(nèi)核。制作SOC驅(qū)動軟件進(jìn)行的努力可以作為一種公益，因?yàn)殚_源社區(qū)可以獲得關(guān)于操作系統(tǒng)修正的代碼。雖然這有助于降低整體難度，但是還有很多定制化的開源軟件以及特定SOC軟件需要編寫和測試。

對IP提供者期望更多

既然我們已經(jīng)明白了最先進(jìn)SOC項(xiàng)目的最高挑戰(zhàn)，我們最好也應(yīng)該理解為什么當(dāng)今的IP用戶對IP供應(yīng)商的期待更多。隨著硬件整合與軟件開發(fā)的挑戰(zhàn)繼續(xù)加劇，IP提供商憑借其協(xié)議方面的專業(yè)知識以及滿足一系列客戶需求的廣泛經(jīng)驗(yàn)，有能力開發(fā)并提供全面性原型套件、軟件開發(fā)工具包（SDKs）、完整的IP子系統(tǒng)，這可以縮短或降低IP整合的時間和難度。

第1步：獲得首個原型

從第三方IP提供商獲得IP時，（相關(guān)方）都期望IP可以發(fā)揮作用。但是，使IP可以在實(shí)際SOC的原型中可以發(fā)揮作用仍然存在很多困難，主要包括以下幾個方面：

（a）獲得原型以便探討性能；

（b）確認(rèn)IP可以用于相應(yīng)系統(tǒng)；

（c）向軟件團(tuán)隊(duì)交付原型以便進(jìn)行早期軟件開發(fā)

在理想場景下，IP供應(yīng)商可以清除上述三個方面出現(xiàn)的障礙。設(shè)計(jì)人員可以在IP可以使用后，立即開始探討性能，并確認(rèn)IP可以用于相應(yīng)系統(tǒng)。

IP提供商（如新思科技）能夠提供可以完成上述理想場景的IP原型套件。DesignWare?IP原型套件（圖3）包括一個在新思科技HAPS-DX原型系統(tǒng)中實(shí)現(xiàn)的，預(yù)先配置好的DesignWareIP控制器，該控制器通過標(biāo)準(zhǔn)型HAPS Track連接器與相應(yīng)的DesignWare PHY子卡連接。該IP原型套件配備了參考設(shè)計(jì)，及SOC整合邏輯及參考軟件棧，這可以在標(biāo)準(zhǔn)ARC軟件開發(fā)平臺上運(yùn)行并且連接至HAPS-DX原型（因此可以執(zhí)行該參考軟件棧（Linux、驅(qū)動程序））。另外，還可以通過有效的PCIe接口連接至主機(jī)電腦。整個系統(tǒng)進(jìn)行了預(yù)測試，并且經(jīng)過證明可以在數(shù)分鐘內(nèi)完成設(shè)置，這可以確保用戶可以即時開始使用IP。Linux可以在數(shù)秒內(nèi)啟動并運(yùn)行，USB驅(qū)動等外部部件可以插入，以便在實(shí)際應(yīng)用中驗(yàn)證USB3.0子系統(tǒng)的性能。DesignWareIP原型套件可以將設(shè)計(jì)人員的工作時間從數(shù)月縮短到數(shù)分鐘。

第2步：為了獲得最佳性能探究IP配置

探究，意味著尋找不同的RTL配置（修改RTL）和參數(shù)設(shè)置（使用驅(qū)動程序軟件對RTL進(jìn)行編程）。對很多配置的探究，需要有快速修改并為生成RTL設(shè)置更新原型的能力。

伴隨新思科技DesignWareIP原型套件（圖4）產(chǎn)生的快速迭代流程，依賴兩個關(guān)鍵性部件：設(shè)計(jì)團(tuán)隊(duì)可以使用coreConsultant工具將RTL用于所有有效配置中，然后通過該工具生成相應(yīng)的RTL代碼，無需新思科技的支持。這種自動RTL生成能力（一杯咖啡的時間）可以將周轉(zhuǎn)時間從數(shù)天縮短至數(shù)分鐘，而其他IP供應(yīng)商為客戶手動生成RTL需要數(shù)天迭代時間。

圖4：DesignWareIP原型套件產(chǎn)生的快速迭代流程

RTL被修改后必須載入HAPS-DX系統(tǒng)。ProtoCompilerDX是行業(yè)內(nèi)最先進(jìn)的原型工具集，可以將原型實(shí)現(xiàn)時間從數(shù)周縮短到數(shù)天。對于提供參考配置的控制器IP進(jìn)行典型性修改，原型實(shí)現(xiàn)時間甚至可以縮短至數(shù)小時。這意味著多次迭代可以為設(shè)計(jì)團(tuán)隊(duì)提供充足機(jī)會，嘗試不同配置方案（提供的腳本也可以簡化該過程）。這大大降低了由于缺少探究時間而導(dǎo)致的IP功能不足或過度設(shè)計(jì)。在使用IP提供商生成的新RTL進(jìn)行手動迭代流程與該全自動方法之間，保守估計(jì)自動方法的迭代次數(shù)是手動方法的10倍以上，這可以確保更優(yōu)的IP以及更優(yōu)的SOC性能。

如果IP回復(fù)原型并且軟件驅(qū)動程序（如果必要）進(jìn)行了修改，更新的原型將立即與PHY共同發(fā)揮功能，因?yàn)镈esignWareIP原型套件的其他接口沒有改變并且無需調(diào)試。在更加復(fù)雜的情況下，設(shè)計(jì)人員需要修改控制器周圍的參考設(shè)計(jì)，因此需要實(shí)際硬件調(diào)試。設(shè)計(jì)人員可以通過HAPS深度追蹤能力觀察500多個內(nèi)部信號，足以進(jìn)行調(diào)試。

第3步：開發(fā)驅(qū)動程序和固件（左移過程）

讓我們?yōu)g覽一下典型性界面IP軟件棧（圖5）。即使使用已經(jīng)在Linux內(nèi)核進(jìn)行了"主線化"的驅(qū)動時，軟件開發(fā)者仍然必須對SOC中的特定部分以及驅(qū)動進(jìn)行優(yōu)化和定制化。雖然IP最終將成為設(shè)備驅(qū)動開發(fā)者的目標(biāo)，IP驅(qū)動程序開發(fā)在軟件開發(fā)開始前無法啟動。固件中內(nèi)存驅(qū)動器開始工作之前，引導(dǎo)程序不會運(yùn)行，因此也無法進(jìn)行后續(xù)軟件開發(fā)。另外，各級IP驅(qū)動必須進(jìn)行開發(fā)和整合 - 從引導(dǎo)裝載程序與固件驅(qū)動，到內(nèi)核驅(qū)動以及中間軟件。

在最壞的情況下，目標(biāo)是已經(jīng)放置在原型版上的首個芯片，但是在多數(shù)情況下，軟件組可以通過FPGA原型或虛擬原型進(jìn)行軟件研發(fā)。由于IP原型化所耗費(fèi)的時間，在許多項(xiàng)目中，上述獲得過程雖然比硅實(shí)現(xiàn)較短，但是在項(xiàng)目周期內(nèi)仍然處于較晚階段，這使得芯片下線前軟件開發(fā)時間縮短。軟件開發(fā)者的目標(biāo)是提供一種驅(qū)動程序，可以通過最為充分且高效的方法實(shí)現(xiàn)操作系統(tǒng)提供的硬件IP，并且符合整個系統(tǒng)的功率和性能要求。

圖5：USB驅(qū)動器軟件棧

軟件開發(fā)者應(yīng)該明白許多參數(shù)都會影響接口的性能。即使對IP規(guī)范以及SOC設(shè)計(jì)團(tuán)隊(duì)開發(fā)的特定配置進(jìn)行了最為謹(jǐn)慎的研究，也無法保證軟件開發(fā)者能夠按照支持實(shí)際IP模塊的方式，對IP進(jìn)行編程。在最優(yōu)情況下，這些故障可以在軟件開發(fā)階段檢測出來。在最壞情況下，這些故障可能在SOC實(shí)際使用過程中出現(xiàn)。

軟件開發(fā)者還需要一份關(guān)于PHY的陳述，以便與其他設(shè)備驗(yàn)證互操作性和性能。關(guān)于高級工藝節(jié)點(diǎn)日益嚴(yán)重的問題，是半導(dǎo)體公司用于構(gòu)建控制器與PHY完整原型的獨(dú)立PHY芯片越來越少。設(shè)計(jì)人員必須依賴他們的IP供應(yīng)商為軟件團(tuán)隊(duì)提供充足的PHY卡。在很多情況下，IP提供商只根據(jù)特定客戶的要求通過特定方式，提供用于新PHY IP驗(yàn)證實(shí)現(xiàn)與特性的PHY卡。獲得PHY（作為IP原型套件中標(biāo)準(zhǔn)部件）是一個獲得完整原型解決方案的可靠方法。

為了簡化流程，雖然硬件團(tuán)隊(duì)改進(jìn)了配置設(shè)定，軟件團(tuán)隊(duì)可以使用DesignWare IP原型套件或者DesignWare IP虛擬開發(fā)工具包（VDK）查看軟件棧（圖6）。軟件開發(fā)者可以使用這兩種工具通過使用相關(guān)參考軟件開發(fā)、調(diào)試、優(yōu)化IP驅(qū)動軟件。

DesignWare IP原型套件不僅可以處理驅(qū)動軟件的功能行為，還可以與連接到PHY子卡的外部設(shè)備共同驗(yàn)證軟件性能。由于硬件團(tuán)隊(duì)可以為HAPS-DX系統(tǒng)（IP原型FPGA系統(tǒng)）提供燒錄文件，盡早確定目標(biāo)有很多益處，如果新的硬件就緒，軟件團(tuán)隊(duì)可以再次嘗試新的硬件配置。即使團(tuán)隊(duì)位于遠(yuǎn)程，這種互動方法仍然可行。由于DesignWare IP原型套件價格可以接受，并且可以做到開箱即可使用，可以輕松適用于SOC與軟件開發(fā)團(tuán)隊(duì)。DesignWare IP原型套件首次組裝后，軟件開發(fā)者可以在他們的主機(jī)上使用最優(yōu)開發(fā)環(huán)境，或者在ARC軟件開發(fā)平臺上編輯軟件。將新燒錄文件下載到HAPS-DX板上后，這個過程十分迅速，并且每天可以進(jìn)行數(shù)百個軟件的調(diào)試。

DesignWare IP虛擬開發(fā)工具包（VDK）提供了一種模擬模型（虛擬原型），可以使用ARMv8 Cortex big.LITTLE處理系統(tǒng)（四核Cortex-A57及四核Cortex-A53處理器）呈現(xiàn)ARMv8基本參考模板。DesignWare 控制器 IP模型將與參考模板進(jìn)行整合。每個模型都可以根據(jù)軟件開發(fā)者相關(guān)的設(shè)置進(jìn)行配置。經(jīng)過配置步驟后，軟件開發(fā)者可以使用他們喜歡的軟件調(diào)試器。除了標(biāo)準(zhǔn)調(diào)試器功能，VDK還可以詳細(xì)查看軟件或硬件的活動。軟件團(tuán)隊(duì)還可以將完成的軟件棧發(fā)送給硬件團(tuán)隊(duì)，以便其進(jìn)行下一次性能迭代。這種并行的硬件設(shè)計(jì)和軟件開發(fā)過程通常還被稱為"左移"。以IP為中心的SDK可以使設(shè)計(jì)人員，將軟件開發(fā)任務(wù)分解為一系列獨(dú)立、相互隔離的任務(wù)，這就不需要進(jìn)行大規(guī)模的組織變動或大規(guī)模投資。唯一的投資就是添加Synopsys IP SDK，軟件團(tuán)隊(duì)無需進(jìn)行其他投資或者學(xué)習(xí)。

圖6：DesignWare IP VDK配置、調(diào)試、分析視圖

第4步：將IP整合到SOC中

從宏觀角度來看SOC設(shè)計(jì)問題，半導(dǎo)體企業(yè)硬件方面的問題主要包括：設(shè)計(jì)自有的差異化IP模塊、獲得高質(zhì)量第三方IP、按照SOC優(yōu)化法進(jìn)行配置、將所有模塊整合到時鐘、電壓供應(yīng)商的SOC基礎(chǔ)模塊中、芯片緩沖存儲器或寄存器、測試電路。SOC設(shè)計(jì)團(tuán)隊(duì)將確定半導(dǎo)體特定實(shí)施細(xì)節(jié)并制定關(guān)于如何整合IP的要求。IP具有泛型接口，如果不是在SOC基礎(chǔ)設(shè)施中加入額外粘合邏輯無法匹配。對于許多IP供應(yīng)商而言，這項(xiàng)工作是由SOC設(shè)計(jì)團(tuán)隊(duì)負(fù)責(zé)的繁瑣任務(wù)。

對IP供應(yīng)商期待更多（幫助）有利于設(shè)計(jì)人員解決這些問題。首先，DesignWare IP原型套件提供了完整的參考設(shè)計(jì)。根據(jù)該設(shè)計(jì)，半導(dǎo)體可以執(zhí)行相應(yīng)的粘合邏輯。他們甚至可以復(fù)制（相關(guān)方）提供的RTL源代碼并以此為起點(diǎn)作出更多工作。

對于小型SOC設(shè)計(jì)組織而言，這是一種使用IP提供者的知識、通過支持工程師或IP開發(fā)者獲得相關(guān)見解的高效方法。

對于項(xiàng)目復(fù)雜且截止時間較緊的大型組織而言，IP原型套件還不夠。他們需要更多的支持，并且需要大幅度降低內(nèi)部費(fèi)用：他們需要定制化的接口IP子系統(tǒng)。接口IP子系統(tǒng)使得設(shè)計(jì)人員可以充分利用IP提供者關(guān)于協(xié)議與標(biāo)準(zhǔn)的知識和見解，將這些知識和見解與他們自己的半導(dǎo)體知識和執(zhí)行問題相結(jié)合，并提供綜合性解決方案。IP可交付成果與半導(dǎo)體需求的整合應(yīng)該通過節(jié)省成本、半定制方法完成。由于這個過程可以用于多個客戶，每個客戶可以享用來自其他項(xiàng)目的IP提供商經(jīng)驗(yàn)，將IP重復(fù)利用范式用于子系統(tǒng)。IP提供者在上述整合中需要提供的要求包括：控制器與PHY的整合、多協(xié)議與常見PHY的整合、子系統(tǒng)（包括軟件棧）的完成。（例子：感應(yīng)器子系統(tǒng)）

第5步：將驅(qū)動和固件整合到SOC軟件棧中

最后，還需要進(jìn)行軟件開發(fā)工作。即使對于驅(qū)動而言，多數(shù)工作可以通過DesignWare IP原型套件或者IP虛擬開發(fā)工具包進(jìn)行分解和輔助，軟件開發(fā)團(tuán)隊(duì)的終極目標(biāo)是完成整個軟件棧。軟件團(tuán)隊(duì)一般都從在上一個硅片上運(yùn)行的可用軟件棧開始，并且嘗試使用先前的基板進(jìn)行一些開發(fā)。但是由于半導(dǎo)體的重大變化，他們無法走的很遠(yuǎn)，因此，如果他們希望撼動整個設(shè)計(jì)圈，他們需要一個涉及SOC所有相關(guān)部件的硅實(shí)現(xiàn)前目標(biāo)。

這項(xiàng)工作所需的投資和努力遠(yuǎn)遠(yuǎn)大于簡單的IP SDK，但是對于軟件開發(fā)團(tuán)隊(duì)是一個好消息的是：新思科技的IP SDKs實(shí)際上是一個可以獲得整個SOC目標(biāo)的縮小版。小型團(tuán)隊(duì)將會欣喜的發(fā)現(xiàn)DesignWare IP原型套件可以作為墊腳石，幫助他們獲得更多的SOC部件。4M的門容量對于低于500K的控制器尺寸可以充分滿足需要，為相同的原型系統(tǒng)添加更多部件所需的空間也預(yù)留充足。

圖7：使用HAPS-70擴(kuò)展DesignWare IP原型套件

隨著規(guī)模不斷擴(kuò)大，原型團(tuán)隊(duì)可以首先使用HAPS-70原型系統(tǒng)并與像衛(wèi)星系統(tǒng)一樣擴(kuò)展連接DesignWare IP原型套件，這樣可以保留已經(jīng)完成且已驗(yàn)證的部分、可以快速切換到SOC其他未驗(yàn)證部分進(jìn)行工作（圖7）。

對于使用虛擬原型方法的團(tuán)隊(duì)而言，DesignWare IP VDK內(nèi)的模型是Virtualizer?虛擬原型工具中可用模型的完整打包版。這類團(tuán)隊(duì)可以使用Virtualizer?中相同的參考模型和配置，與事務(wù)級模型（TLM）庫（涵蓋最常用的商業(yè)IP）中的其他特定SOC模型一起進(jìn)行擴(kuò)展，并使用Virtualizer事務(wù)級模型（TLM）創(chuàng)建工具為獨(dú)特的內(nèi)部IP創(chuàng)建模型。

IP Accelerated（IP加速）

IP Accelerated（IP加速）是新思科技（作為接口IP的頭號提供商）為了推進(jìn)IP供應(yīng)商范例啟動的多年計(jì)劃。新思科技IP Accelerated（IP加速）計(jì)劃（圖8）促進(jìn)了新思科技已經(jīng)建立的廣泛的，經(jīng)過硅驗(yàn)證DesignWare IP組合，該組合包括新型DesignWare IP原型套件、DesignWare IP虛擬開發(fā)工具包、IP子系統(tǒng)，這可以加快確定原型、軟件開發(fā)，并加快將IP整合到SOC體中。

圖8：新思科技IP Accelerated(IP加速）計(jì)劃

對于硬件工程師而言，IP原型套件可以提供經(jīng)過驗(yàn)證的IP配置，并且該配置可以輕松修改以便為目標(biāo)性應(yīng)用進(jìn)行優(yōu)化設(shè)計(jì)。軟件開發(fā)者可以使用IP虛擬開發(fā)工具包或者IP原型套件用于軟件的前期開發(fā)、調(diào)試、測試。

概述與展望

半導(dǎo)體行業(yè)正在根據(jù)市場需求的變化進(jìn)行一次自然進(jìn)化。雖然客戶向半導(dǎo)體行業(yè)提出了很多新的要求，IP提供者不得不滿足這些不斷增加的要求。IP Accelerated（IP加速）計(jì)劃有利于應(yīng)對這些挑戰(zhàn)。我們需要盡量在滿足IP用戶最大程度上的自我發(fā)展與向關(guān)注核心競爭力的組織提供專門定制化服務(wù)的行為之間尋求平衡。