VHDL是隨著可編輯邏輯器件（PLD）的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC（超高速集成電路）計(jì)劃的一部分，并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標(biāo)準(zhǔn)。作為一種硬件設(shè)計(jì)時(shí)采用的標(biāo)準(zhǔn)語言，VHDL具有極強(qiáng)的描述能力，能支
2011-01-25 14:41:28
2667 
增長。FPGA既具有門陣列的高邏輯密度和高可靠性，又具有可編程邏輯器件的用戶可編程性，可以減少系統(tǒng)的設(shè)計(jì)和維護(hù)的風(fēng)險(xiǎn)，降低產(chǎn)品成本，縮短設(shè)計(jì)周期。
2019-01-07 08:47:003996 
隨著可編程邏輯器件的發(fā)展，F(xiàn)PGA的應(yīng)用已經(jīng)越來越廣泛，且用可編程邏輯器件代替?zhèn)鹘y(tǒng)的普通集成電路已成為一種發(fā)展的趨勢。可編程邏輯器件FPGA以其高集成度、高速度、開發(fā)周期短、穩(wěn)定性好而受到了人們
2021-01-04 10:36:002066 
結(jié) 語用VHDL語言實(shí)現(xiàn)了多DSP局部總線到標(biāo)準(zhǔn)VME總線普通I／O模塊和中斷請求模塊的設(shè)計(jì)，雙口RAM的存儲空間映射到工控機(jī)的存儲空間的地址為0XC0410000～0XC0413FFFC。使用32 MHz時(shí)鐘時(shí)．通信速率町達(dá)16 MB／s，能夠滿足雷達(dá)信號處理板到終端通信的要求。來源：***
2019-04-12 07:00:09
，舉例說明了利用VHDL語言實(shí)現(xiàn)數(shù)字系統(tǒng)的過程。 整個(gè)數(shù)字電壓表的硬件結(jié)構(gòu)如圖1所示。 工作時(shí)，系統(tǒng)按一定的速率采集輸入的模擬電壓，經(jīng)ADC0804轉(zhuǎn)換為8位數(shù)字量，此8位數(shù)字量經(jīng)FPGA處理
2012-10-26 15:46:00
請教大家怎么用VHDL語言實(shí)現(xiàn)減法運(yùn)算？在FPGA設(shè)計(jì)時(shí)又該怎么操作呢？
2012-05-17 20:07:12
如何用VHDL 語言實(shí)現(xiàn)右移位??？求大神幫看看為什么實(shí)現(xiàn)不了右移位？library ieee;use ieee.std_logic_1164.all;use
2016-05-28 15:46:38
vhdl語言實(shí)例大全下載
2008-05-20 09:36:01
可編程邏輯器件到底是干什么用的呢，簡單的說，就是通過重新寫程序，重新注入到這個(gè)器件中達(dá)到實(shí)現(xiàn)其它的功能。最常見的當(dāng)屬電腦了。電腦本身除了加法，減法和簡單的邏輯運(yùn)算四種。比如要是想實(shí)現(xiàn)一個(gè)功能讓電腦
2014-04-15 10:02:54
)幾個(gè)發(fā)展階段,其中 CPLD/FPGA 屬高密度可編程邏輯器件,CPLD 和 FPGA 是 80年代中后期出現(xiàn)的,其特點(diǎn)是具有用戶可編程的特性。 利用 CPLD/FPGA,電子系統(tǒng)設(shè)計(jì)工程師可以在實(shí)驗(yàn)室
2019-02-26 10:08:08
可編程邏輯器件是如何發(fā)展的？
2021-04-29 06:23:22
C語言實(shí)現(xiàn)常用排序算法是什么？
2021-10-19 06:41:46
/1pJ5bCtt Verilog和VHDL，它們的歷史淵源、孰優(yōu)孰劣這里就不提了。美國和中國***地區(qū)的邏輯設(shè)計(jì)公司大都以Verilog語言為主，國內(nèi)目前學(xué)習(xí)和使用Verilog的人數(shù)也在逐漸超過VHDL。從高
2015-03-16 12:00:54
設(shè)計(jì)RISC微處理器需要遵循哪些原則?基于FPGA技術(shù)用VHDL語言實(shí)現(xiàn)的8位RISC微處理器
2021-04-13 06:11:51
PLD可編程邏輯器件 英文全稱為：programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對器件編程來確定。一般的PLD的集成度很高
2021-07-22 09:05:48
（Interconnect）三個(gè)部分。 現(xiàn)場可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和 門陣列（如PAL,GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（16×1RAM
2019-08-11 04:30:00
分享一款不錯(cuò)的基于可編程邏輯器件PLD的數(shù)字電路設(shè)計(jì)方案
2021-04-30 06:34:54
電子設(shè)計(jì)的主流。VHDL語言作為可編程邏輯器件的標(biāo)準(zhǔn)語言描述能力強(qiáng)，覆蓋面廣，抽象能力強(qiáng)，應(yīng)用越來越廣泛。VHDL語言具有多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)的數(shù)學(xué)模型直到門級電路，其高層次的行為
2018-11-20 10:39:39
DescriptionLanguage)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計(jì)、多層次的硬件描述語言，是集行為描述、RTL描述、門級描述功能為一體的語言，并已
2019-06-18 07:45:03
摘要：介紹了可編程邏輯器件在數(shù)字信號處理系統(tǒng)中的應(yīng)用。并運(yùn)用VHDL語言對采用Lattice公司的ispLSI1032E可編程邏輯器件所構(gòu)成的乘法器的結(jié)構(gòu)、原理及各位加法器的VHDL作了詳細(xì)的描述
2019-06-28 06:14:11
不知道有沒有大神做過：基于FPGA的圖像邊緣檢測系統(tǒng)設(shè)計(jì)，用VHDL語言實(shí)現(xiàn)
2018-05-10 00:22:07
，大大縮短了系統(tǒng)開發(fā)的周期。由于采用VHDL進(jìn)行設(shè)計(jì)，用軟件實(shí)現(xiàn)硬件電路，具有良好的可移植性，可隨時(shí)在線更改邏輯設(shè)計(jì)及有關(guān)參數(shù)，允分體現(xiàn)FPGA的優(yōu)越性，具有一定的實(shí)用性。
2021-07-03 08:00:00
基于Proteus和C語言實(shí)現(xiàn)一共四個(gè)題目，有沒有人愿意嘗試一下？
2021-07-14 06:20:45
匯編實(shí)現(xiàn)LED燈閃1. 本文目的基于匯編語言實(shí)現(xiàn)最簡單的LED燈閃爍。匯編語言（assembly language）是一種用于電子計(jì)算機(jī)、微處理器、微控制器或其他可編程器件的低級語言，亦稱為符號語言
2021-10-27 07:34:55
為了縮短卷積編碼器設(shè)計(jì)周期，使硬件設(shè)計(jì)更具靈活性，在介紹卷積編碼器原理的基礎(chǔ)上，論述了一種基于可編程邏輯器件，采用模塊化設(shè)計(jì)方法，利用VHDL硬件描述語言實(shí)現(xiàn)CDMA2000系統(tǒng)前向鏈路卷積編碼器
2019-08-27 07:41:05
本文介紹應(yīng)用美國ALTERA公司的MAX+PLUSⅡ平臺，使用VHDL硬件描述語言實(shí)現(xiàn)的十六路彩燈控制系統(tǒng)。
2021-04-19 07:43:57
如何使用C語言實(shí)現(xiàn)模糊PID控制？
2021-09-24 08:54:18
本文介紹利用VHDL語言實(shí)現(xiàn) FPGA與單片機(jī)的串口異步通信電路。
2021-04-29 06:34:57
利用現(xiàn)場可編程門陣列（FPGA）和VHDL 語言實(shí)現(xiàn)了PCM碼的解調(diào)，這樣在不改變硬件電路的情況下，能夠適應(yīng)PCM碼傳輸速率和幀結(jié)構(gòu)變化，從而正確解調(diào)數(shù)據(jù)。
2021-05-07 06:58:37
幀同步是什么工作原理？如何用VHDL語言實(shí)現(xiàn)幀同步的設(shè)計(jì)？
2021-04-08 06:33:59
關(guān)于用QuartusⅡ軟件實(shí)現(xiàn)編程調(diào)試，用VHDL語言描述該邏輯關(guān)系。多次嘗試編寫，并不能準(zhǔn)確描述邏輯關(guān)系，以及進(jìn)行編程調(diào)試，對于vhdl語言不能準(zhǔn)確應(yīng)用，想請教一下結(jié)構(gòu)體的相關(guān)邏輯語言。
2022-05-04 12:21:32
VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。
2019-10-18 08:20:51
怎么實(shí)現(xiàn)基于可編程邏輯器件的數(shù)字電路設(shè)計(jì)？
2021-05-06 08:36:18
VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件
2019-08-28 08:05:46
如何使用CPLD器件，采用VHDL語言設(shè)計(jì)一個(gè)16 樓層單個(gè)載客箱的電梯控制系統(tǒng)，此控制系統(tǒng)具有使用安全可靠，功能全面的特點(diǎn)，方便人們生活。
2021-04-29 07:07:05
可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計(jì)、多層次的硬件描述語言，是集行為描述、RTL描述、門級描述功能為一體的語言，并已成為描述、驗(yàn)證和設(shè)計(jì)數(shù)字系統(tǒng)中最重要的標(biāo)準(zhǔn)語言之一。由于VHDL
2019-08-08 07:08:00
本文以乘法器的設(shè)計(jì)為例，來說明采用可編程邏輯器件設(shè)計(jì)數(shù)字系統(tǒng)的方法。
2021-04-29 06:22:10
本文提出一種利用復(fù)雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）設(shè)計(jì)技術(shù)［3］實(shí)現(xiàn)專用鍵盤接口芯片的方案。
2021-04-15 06:55:36
為實(shí)現(xiàn)多點(diǎn)校正法，筆者設(shè)計(jì)了基于復(fù)雜可編程邏輯器件的硬件校正實(shí)現(xiàn)方案，實(shí)驗(yàn)表明，該校正系統(tǒng)可將圖像傳感器CL512J的非均勻度由40%校正到2%. 因此，多點(diǎn)校正法及其實(shí)現(xiàn)系統(tǒng)能在不提高制造工藝和進(jìn)一步研究光敏元結(jié)構(gòu)的基礎(chǔ)上，有效地降低圖像傳感器的非均勻性，獲得較為理想的圖像質(zhì)量。
2021-04-28 06:05:34
各位大神求救啊用verilog語言實(shí)現(xiàn)電子鐘
2014-05-04 16:37:51
硬件描述語言VHDL課件 硬件描述語言VHDL 數(shù)字系統(tǒng)設(shè)計(jì)分為硬件設(shè)計(jì)和軟件設(shè)計(jì), 但是隨著計(jì)算機(jī)技術(shù)、超大規(guī)模集成電路（CPLD
2008-09-11 15:47:23
用VHDL語言實(shí)現(xiàn)樂曲演奏電路本程序是用VHDL對《梁祝協(xié)奏曲》中《化蝶》部分的樂曲電路實(shí)現(xiàn)。
2011-08-18 10:31:53
論文討論的是基于VHDL 實(shí)現(xiàn)在系統(tǒng)編程平衡GOLD 碼邏輯電路設(shè)計(jì)，給出周期與相位可編程平衡GOLD 碼生成電路設(shè)計(jì)方案。該方案由最長線性移位寄存器與可選反饋支路構(gòu)成。在此基礎(chǔ)
2009-06-13 10:30:45
26 通用陣列邏輯GAL實(shí)現(xiàn)基本門電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用；2.掌握GAL器件的設(shè)計(jì)原則和一般格式；3.學(xué)會使用VHDL語言進(jìn)行可編程邏輯器件的邏輯設(shè)
2009-06-28 00:12:19135 VHDL語言描述數(shù)字系統(tǒng):本章介紹用 VHDL 描述硬件電路的一些基本手段和基本方法。 VHDL 語言是美國國防部在 20 世紀(jì) 80 年代初為實(shí)現(xiàn)其高速集成電路計(jì)劃（VHSIC）而提出的
2009-09-01 09:02:4037 VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì):本書系統(tǒng)地介紹了一種硬件描述語言，即VHDL語言設(shè)計(jì)數(shù)字邏輯電路和數(shù)字系統(tǒng)的新方法。這是電子電路設(shè)計(jì)方法上一次革命性的變化，也是邁
2010-02-06 16:55:22359 本文設(shè)計(jì)了一種在數(shù)字通信系統(tǒng)中的數(shù)字鎖相位同步提取方案，詳細(xì)介紹了本設(shè)計(jì)的位同步提取原理及其各個(gè)組成功能模塊的VHDL語言實(shí)現(xiàn)，并在Quartus II開發(fā)平臺上仿真驗(yàn)證通過。本
2010-08-06 14:28:0864 闡述密碼控制設(shè)計(jì)的基本原理。介紹了VHDL語言的特點(diǎn)以及基本的語法結(jié)構(gòu)。在MAX+plusⅡ開發(fā)軟件環(huán)境下，利用VHDL硬件描述語言實(shí)現(xiàn)密碼控制系統(tǒng)設(shè)計(jì)，并對其系統(tǒng)各個(gè)模塊進(jìn)行仿真
2010-12-16 16:10:370 用VHDL語言實(shí)現(xiàn)3分頻電路
標(biāo)簽/分類：
眾所周知，分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本設(shè)計(jì)之一，盡管在目前大部分設(shè)計(jì)中，廣泛使用芯片廠家集成的鎖相
2007-08-21 15:28:165527 【摘 要】 介紹了在VXI總線儀器構(gòu)成的導(dǎo)彈測試系統(tǒng)中，利用ISP器件使接口電路設(shè)計(jì)簡化，并用VHDL語言實(shí)現(xiàn)了ISP器件的內(nèi)部邏輯，給出了設(shè)計(jì)的方法及部分VHDL源代碼。
2009-05-11 20:00:04864 
用VHDL語言實(shí)現(xiàn)3分頻電路(占空比為2比1)
分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本設(shè)計(jì)之一，盡管在目前大部分設(shè)計(jì)中，廣泛使用芯片廠家集成的鎖
2009-06-22 07:46:337831 Verilog HDL語言實(shí)現(xiàn)時(shí)序邏輯電路
在Verilog HDL語言中，時(shí)序邏輯電路使用always語句塊來實(shí)現(xiàn)。例如，實(shí)現(xiàn)一個(gè)帶有異步復(fù)位信號的D觸發(fā)器
2010-02-08 11:46:434468 采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì)
VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起
2010-03-19 11:38:022318 
利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過
2011-09-27 15:08:56366 VHDL（Very High Speed Integrated CIRCUITHARDWARE DESCRIPTION Language）是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件（PLD）的發(fā)展而發(fā)展起來的。
2012-03-02 09:16:053822 
第1章 數(shù)字系統(tǒng)EDA設(shè)計(jì)概論 第2章 可編程邏輯器件設(shè)計(jì)方法 第3章 VHDL語言基礎(chǔ) 第4章 數(shù)字邏輯單元設(shè)計(jì) 第5章 數(shù)字系統(tǒng)高級設(shè)計(jì)技術(shù)（*） 第6章 基于HDL設(shè)計(jì)輸入 第7章 基于原理圖設(shè)計(jì)輸
2012-09-18 13:38:46163 為了產(chǎn)生驅(qū)動(dòng)多幅閃光照相的高重頻猝發(fā)高壓電脈沖，開展了基于硅堆隔離的猝發(fā)高壓脈沖發(fā)生裝置的可行性研究。對普通整流硅堆脈沖條件的導(dǎo)通電流，反向關(guān)斷時(shí)間進(jìn)行了實(shí)驗(yàn)研究
2012-12-17 10:44:2031 DSP算法的c語言實(shí)現(xiàn)，又需要的朋友下來看看。
2016-05-09 10:59:260 Xilinx FPGA工程例子源碼：FM收音機(jī)的解碼及控制器VHDL語言實(shí)現(xiàn)
2016-06-07 14:13:4311 可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)
2017-09-19 16:01:0815 目前許多FPGA的邏輯資源（LE）都已超過1萬門，使得片上可編程系統(tǒng)SOPC已經(jīng)成為可能。算術(shù)邏輯單元ALU應(yīng)用廣泛，是片上可編程系統(tǒng)不可或缺的一部分。利用VHDL語言在FPGA芯片上設(shè)計(jì)ALU的研究較少，文中選用FPGA來設(shè)計(jì)32位算術(shù)邏輯單元ALU，通過VHDL語言實(shí)現(xiàn)ALU的功能。
2018-07-22 11:22:006949 
4個(gè)重要算法C語言實(shí)現(xiàn)源代碼
2018-06-10 08:00:0012 本文檔的主要內(nèi)容詳細(xì)介紹的是使用C語言實(shí)現(xiàn)抽獎(jiǎng)系統(tǒng)的設(shè)計(jì)資料說明。
2019-11-21 14:09:3412 VHDL是一種用來描述數(shù)字邏輯系統(tǒng)的“編程語言”。它通過對硬件行為的直接描述來實(shí)現(xiàn)對硬件的物理實(shí)現(xiàn)，代表了當(dāng)今硬件設(shè)計(jì)的發(fā)展方向。VHDL是為了滿足邏輯設(shè)計(jì)過程中的各種需求而設(shè)計(jì)的。
2020-04-23 15:51:032362 
本文檔的主要內(nèi)容詳細(xì)介紹的是使用C語言實(shí)現(xiàn)脈沖計(jì)數(shù)器實(shí)驗(yàn)的資料詳細(xì)說明。
2020-06-19 17:40:0020 在數(shù)字系統(tǒng)設(shè)計(jì)中，根據(jù)不同的設(shè)計(jì)需要，經(jīng)常會遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有的還要求等占空比。在基于cpld（復(fù)雜可編程邏輯器件）的數(shù)字系統(tǒng)設(shè)計(jì)中，很容易實(shí)現(xiàn)由計(jì)數(shù)器或其級聯(lián)構(gòu)成各種形式的偶數(shù)分頻及非等占空比的奇數(shù)分頻，但對等占空比的奇數(shù)分頻及半整數(shù)分頻的實(shí)現(xiàn)較為困難。
2020-06-26 09:36:00825 
相控陣是通過波控系統(tǒng)控制陣列天線各單元通道的相位、幅度以形成空間波束并控制其方位角和俯仰角。早期的波控系統(tǒng)一般采用硬件電路來實(shí)現(xiàn)，這種實(shí)現(xiàn)方法的缺點(diǎn)是設(shè)備量大，不靈活，很難實(shí)現(xiàn)波束的復(fù)雜計(jì)算，不易
2020-08-05 16:43:242317 
來說，信號源本身的工作應(yīng)該更穩(wěn)定、可靠；另一方面，小型化、通用化信號源的設(shè)計(jì)和實(shí)現(xiàn)是信號采集系統(tǒng)的必然要求。因此，必須采用先進(jìn)的設(shè)計(jì)方法和大規(guī)模可編程邏輯器件加以實(shí)現(xiàn)才能適應(yīng)這種發(fā)展趨勢，CPLD/FPGA等大規(guī)模可編程邏輯器件的發(fā)展和EDA技術(shù)的成熟為此奠定了良好的軟硬件基礎(chǔ)。
2020-08-07 17:02:121116 
可編程邏輯器件的設(shè)計(jì)方法經(jīng)歷了布爾等式，原理圖輸入，硬件描語言這樣一個(gè)發(fā)展過程。隨著設(shè)計(jì)的日益復(fù)雜和可編程邏輯器件規(guī)模的不斷擴(kuò)大，人們不停地尋求更加抽象的行為級設(shè)計(jì)方法，以便在盡可能短時(shí)間內(nèi)完成自己的設(shè)計(jì)構(gòu)思。
2020-09-11 18:41:001114 本文檔的主要內(nèi)容詳細(xì)介紹的是使用Quartus和VHDL語言實(shí)現(xiàn)的LPC時(shí)序的工程文件免費(fèi)下載。
2020-09-18 16:49:0020 VHDL語言由于其其強(qiáng)大的行為描述能力及與硬件行為無關(guān)的特性,被廣泛的用于數(shù)字系統(tǒng)設(shè)計(jì),實(shí)現(xiàn)了硬件電路設(shè)計(jì)的軟件化,成為實(shí)現(xiàn)Petri網(wǎng)邏輯控制器的有力的工具。用VHDL語言進(jìn)行數(shù)字電路設(shè)計(jì)的很大
2020-09-22 20:46:51691 
本文檔的主要內(nèi)容詳細(xì)介紹的是使用單片機(jī)實(shí)現(xiàn)單個(gè)數(shù)碼管指示邏輯電平的C語言實(shí)例免費(fèi)下載。
2020-11-12 17:33:559 本文檔的主要內(nèi)容詳細(xì)介紹的是基于VHDL硬件描述語言實(shí)現(xiàn)CPSK調(diào)制的程序及仿真。
2021-01-19 14:34:1511 本文檔的主要內(nèi)容詳細(xì)介紹的是使用VHDL硬件描述語言實(shí)現(xiàn)基帶信號的MASK調(diào)制的程序與仿真。
2021-01-19 14:34:1713 本文檔的主要內(nèi)容詳細(xì)介紹的是使用VHDL硬件描述語言實(shí)現(xiàn)基帶信號的MFSK調(diào)制的程序與仿真。
2021-01-19 14:34:194 本文檔的主要內(nèi)容詳細(xì)介紹的是如何使用VHDL硬件描述語言實(shí)現(xiàn)基帶信號的MPSK調(diào)制。
2021-01-19 14:34:212 本文檔的主要內(nèi)容詳細(xì)介紹的是使用VHDL硬件描述語言實(shí)現(xiàn)基帶碼發(fā)生器的程序設(shè)計(jì)與仿真免費(fèi)下載。
2021-01-20 13:44:1611 介紹并用VHDL語言實(shí)現(xiàn)了卷積編碼和維特比譯碼。根據(jù)編碼器特征設(shè)計(jì)了一種具有針對性的簡潔的維特比譯碼器結(jié)構(gòu)，
2021-05-12 15:22:412112 
累加校驗(yàn)和C語言實(shí)現(xiàn)
2021-11-29 18:06:1110 第一個(gè)商業(yè)化的可編程邏輯器件（Programmable Logic Device，PLD），是由Monolithic內(nèi)存公司推出的可編程陣列邏輯（Programmable Array Logic
2022-08-16 11:36:391589 通?？梢杂迷韴D或硬件描述語言來設(shè)計(jì)EPLD器件的邏輯功能。原理圖描述非常直觀，直接用電路器件來描述電路功能，缺點(diǎn)是不夠簡潔。常用的硬件描述語言有Verilog、VHDL語言等。硬件描述語言可以精確地實(shí)現(xiàn)電路的邏輯功能
2022-08-18 11:04:161148 這里我想主要介紹下在C語言中是如何實(shí)現(xiàn)的面向?qū)ο?。知道了C語言實(shí)現(xiàn)面向?qū)ο蟮姆绞?，我們再?lián)想下，C++中的class的運(yùn)行原理是什么？
2022-10-12 09:12:271578 可編程邏輯器件 (Programmable Loeie Device,PLD）是一種用戶編程實(shí)現(xiàn)某種邏輯功能的邏輯器件，主要由可編程的與陣列、或陣列、門陣列等組成，可通過編程來實(shí)現(xiàn)一定的邏輯功能。
2023-06-06 15:37:45405 
可編程邏輯器件（Programmable Logic Device，PLD）是一類集成電路器件，可以根據(jù)用戶的需求進(jìn)行編程和配置，以實(shí)現(xiàn)特定的邏輯功能。它們具有可編程的邏輯門、時(shí)鐘資源和互連結(jié)構(gòu)，可以替代傳統(tǒng)的固定功能邏輯芯片，提供更靈活和可定制的解決方案。
2023-09-14 15:25:551108 模型機(jī)控制信號產(chǎn)生邏輯VHDL 引言： 隨著科技的發(fā)展，數(shù)字系統(tǒng)的設(shè)計(jì)越來越重要。在數(shù)字系統(tǒng)設(shè)計(jì)的過程中，模型機(jī)控制信號的產(chǎn)生邏輯是一個(gè)非常重要的方面。本文將介紹VHDL語言在模型機(jī)控制信號產(chǎn)生邏輯
2023-09-19 17:16:08339 電子發(fā)燒友網(wǎng)站提供《基于VHDL語言實(shí)現(xiàn)遠(yuǎn)程防盜報(bào)警設(shè)計(jì).pdf》資料免費(fèi)下載
2023-11-08 14:33:110
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論