嵌入式視覺（EV）系統(tǒng)的成長正推動對于更高性能與節(jié)能的視覺處理能力需求。包括AMD、CEVA、Imagination、英特爾（Intel）、Nvidia以及ARM的授權(quán)客戶等業(yè)界多家公司均積極
2015-06-30 14:20:11
826 圖像處理算法在各種場景中都有廣泛應(yīng)用，借助于FPGA并行計算的優(yōu)勢可以將算法性能有效提升，但為了提升系統(tǒng)整體性能，僅僅提升某一部分的性能是不夠的，一個好的方法是在FPGA內(nèi)實現(xiàn)全部視頻輸入輸出接口
2020-11-04 12:07:053073 傳統(tǒng)的、基于通用DSP處理器并運行由C語言開發(fā)的算法的高性能DSP平臺，正在朝著使用FPGA預(yù)處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠為產(chǎn)品提供巨大的性能、功耗和成本優(yōu)勢。 盡管優(yōu)勢如此明顯
2023-10-21 16:55:021498 
如今，FPGA 功能強大且管腳數(shù)目極大，可為工程師提供大量機會來提升特性和功能，同時還能降低產(chǎn)品成本。隨著復(fù)雜度增加，將這些器件集成到印刷電路板也成為了一項嚴峻的挑戰(zhàn)。數(shù)百個邏輯信號需映射到器件
2018-09-20 11:11:16
FPGA在高性能數(shù)字信號處理領(lǐng)域越來越受關(guān)注，如無線基站。在這些應(yīng)用中， FPGAs通常被用來和DSP處理器并行工作。有更多的選擇當然是好的，但這也意味著系統(tǒng)設(shè)計師需要一個確切的FPGAs及高端DSP信號處理器性能參數(shù)圖。不幸的是，常用的參數(shù)圖在這種情況下都是不可靠的。
2019-09-25 08:17:27
FPGA（現(xiàn)場可編程邏輯器件）產(chǎn)品近幾年的演進趨勢越來越明顯：一方面，FPGA供應(yīng)商致力于采用當前最先進的工藝來提升產(chǎn)品的性能，降低產(chǎn)品的成本；另一方面，越來越多的通用IP（知識產(chǎn)權(quán)）或客戶定制IP
2012-11-07 20:25:53
FPGA（現(xiàn)場可編程邏輯器件）產(chǎn)品近幾年的演進趨勢越來越明顯：一方面，FPGA供應(yīng)商致力于采用當前最先進的工藝來提升產(chǎn)品的性能，降低產(chǎn)品的成本；另一方面，越來越多的通用IP（知識產(chǎn)權(quán)）或客戶定制IP
2012-11-20 20:09:57
傳統(tǒng)的、基于通用DSP處理器并運行由C語言開發(fā)的算法的高性能DSP平臺，正在朝著使用FPGA預(yù)處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠為產(chǎn)品提供巨大的性能、功耗和成本優(yōu)勢。
2011-09-29 16:28:38
有誰來闡述一下FPGA協(xié)處理的優(yōu)勢有哪些？如何去使用FPGA協(xié)處理？怎樣借助FPGA協(xié)處理去提升性能？怎樣借助FPGA嵌入式處理去降低成本？從C程序到系統(tǒng)門指的是什么？采用FPGA協(xié)處理的障礙是什么？
2021-04-14 06:07:36
了260MHz；每邏輯單元(LE)成本降低20%；功耗低50%，在低功耗、低成本和高性能等方面均大幅提升。除了一如既往地以高性能低成本來詮釋FPGA升級意義之外，ALTERA還特別強調(diào)了Cyclone
2013-12-25 19:37:36
DMIPS（Dhrystones2.1基準測試），功耗不到1.8W。這些硬核IP模塊提高了性能同時降低了功耗和成本，減少了對邏輯資源的占用，突出了產(chǎn)品優(yōu)勢。設(shè)計人員可以定制片內(nèi)FPGA架構(gòu)，開發(fā)專用邏輯
2021-07-14 08:00:00
對于各種不同的數(shù)據(jù)中心工作負載，FPGA 可以顯著提高性能，最大程度減少附加功耗并降低總體擁有成本 (TCO)。
2019-08-13 08:03:44
FPGA提供快速、簡單、零風險的成本降低方案賽靈思 賽靈思EasyPath-6 FPGA僅六周即可針對高性能Virtex-6 FPGA提供快速、簡單、零風險的成本降低方案賽靈思公司 (Xilinx
2012-08-11 18:17:16
FPGA的方案選擇 幸運的是,需要高性能DSP功能的便攜式設(shè)備設(shè)計者還有其它選擇。最近FPGA開始達到了應(yīng)用所要求的成本競爭力。優(yōu)選的FPGA方案可用來處理計算量繁重的高端DSP算法,同時還可
2011-02-17 11:21:37
在其業(yè)內(nèi)領(lǐng)先的低成本Cyclone TM FPGA系列和Nios軟核嵌入式處理器成功的基礎(chǔ)上，Altera現(xiàn)在推出了第二代產(chǎn)品系列。Cyclone II器件為用戶提供更高的邏輯密度和新增硬件性能，比
2019-07-18 07:43:25
DSP亞洲業(yè)務(wù)區(qū)域經(jīng)理陸磊先生表示，未來FPGA與DSP更多是協(xié)同處理關(guān)系，由于雙方的可編程，重用性和算法升級都有共通性，因此，使用DSP或FPGA都能實現(xiàn)更低功耗和更高性能。 陸磊先生在被問到未來
2019-06-27 07:06:16
Altera公司意欲通過更先進的制程工藝和更緊密的產(chǎn)業(yè)合作，正逐步強化FPGA協(xié)同處理器，大幅提升SoC FPGA的整體性能，為搶攻嵌入式系統(tǒng)市場版圖創(chuàng)造更大的差異化優(yōu)勢。隨著SoC FPGA在
2019-08-26 07:15:50
低成本Spartan現(xiàn)場可編程門陣列（FPGA）系列在成本、性能和開發(fā)工具方面實現(xiàn)了完美的平衡，可幫助為消費、汽車、監(jiān)控、無線以及其它成本敏感型市場設(shè)計更多創(chuàng)新的終端產(chǎn)品。 這一業(yè)界最新的低功耗
2019-07-26 06:47:56
隨著現(xiàn)代科學技術(shù)的迅速發(fā)展，處理器進入GHz時代后單純依靠提升處理器的頻率已無法滿足科學計算的對處理器性能的要求，作為一種在片上的摩爾定律的延續(xù)，處理器的設(shè)計進入了多核時代。但是對于片上多核系統(tǒng)
2015-07-07 20:34:21
FPGA設(shè)計方面最大的難題與挑戰(zhàn)是什么?許多客戶回答都是功耗的控制。隨著FPGA密度和性能的提升，不可避免地帶來了功耗的倍增。FPGA領(lǐng)域的發(fā)展著重圍繞三個關(guān)鍵點：低功耗、低成本與高性能。
2019-09-02 07:47:35
領(lǐng)域競爭激烈，價格大幅下降，令成本問題變得愈加敏感。因此，市場需要能即時滿足用戶需求，并具有低成本高性能的靈活器件，正是看準這一市場趨勢，Cyclone IV FPGA應(yīng)運而生。那么大家知道Altera系列低成本Cyclone IV FPGA具體是什么嗎？
2019-07-31 06:59:45
市場上已有的解決方案，以降低開發(fā)成本。在當今對成本和功耗都非常敏感的“綠色”環(huán)境下，對于高技術(shù)企業(yè)，兩種挑戰(zhàn)都有什么影響呢？第一種挑戰(zhàn)意味著開發(fā)全新的產(chǎn)品，其功能是獨一無二的，具有較低的價格以及較低
2019-08-09 07:41:27
ARM硬核的FPGA，在同一款芯片中實現(xiàn)了軟硬件協(xié)同工作，兼顧控制的靈活性及算法的高速性和可靠性，并降低了開發(fā)成本和體積。高端醫(yī)療在高端醫(yī)療器械領(lǐng)域，可視化、便攜化等多元化發(fā)展需求顯著增多。智多晶可提供
2020-09-09 11:59:36
。智多晶提供集成ARM硬核的FPGA，在同一款芯片中實現(xiàn)了軟硬件協(xié)同工作，兼顧控制的靈活性及算法的高速性和可靠性，并降低了開發(fā)成本和體積。高端醫(yī)療在高端醫(yī)療器械領(lǐng)域，可視化、便攜化等多元化發(fā)展需求顯著
2020-06-03 09:32:14
作者：Rob Taylor ，譯者：馬卓奇本文要點FPGA 能夠滿足全球范圍以指數(shù)式增長的人工智能和大數(shù)據(jù)的性能需求。FPGA 通過同時運行大量的進程和優(yōu)化管理數(shù)據(jù)流來提高處理速度，并降低硬件成本
2019-07-24 07:29:03
摘要：簡要介紹了軟硬件協(xié)同仿真技術(shù)，指出了在大規(guī)模FPGA開發(fā)中軟硬件協(xié)同仿真的重要性和必要性，給出基于Altera FPGA的門級軟硬件協(xié)同仿真實例。 關(guān)鍵詞：系統(tǒng)級芯片設(shè)計；軟硬件協(xié)同仿真
2019-07-04 06:49:19
所有低成本的FPGA都以頗具吸引力的價格提供基本的邏輯性能，并能滿足廣泛的多用途設(shè)計需求。然而，當考慮在FPGA構(gòu)造中嵌入DSP功能時，必須選擇高端FPGA以獲得諸如嵌入式乘法器和分布式存儲器等平臺
2019-06-27 06:12:26
復(fù)用器重構(gòu)降低FPGA成本
2012-08-17 10:43:02
復(fù)用器是數(shù)據(jù)通道常用的構(gòu)建模塊，被廣泛應(yīng)用在處理器[1]、處理器總線、網(wǎng)絡(luò)交換，甚至是資源共享的DSP設(shè)計中。據(jù)估計，復(fù)用器一般要占用一個FPGA設(shè)計[2] 25%以上的面積。因此，優(yōu)化FPGA設(shè)計的關(guān)鍵在于怎樣優(yōu)化復(fù)用器。
2019-08-19 07:16:44
采用多核技術(shù)提升 CPU 馬力，是一種通過硬件提供更高系統(tǒng)性能的日益常見的做法。即使對許多視成本和功耗為重要設(shè)計考慮的大量消費性應(yīng)用，也是如此。但是，升級到多核系統(tǒng)并無法保證一定能夠提升性能或改善
2020-03-25 08:08:52
過去一段時間以來，收益遞減法則(Law of Diminishing Return)在傳統(tǒng)處理器架構(gòu)的進展方面已經(jīng)明顯體現(xiàn)出來。每一代新工藝幾何尺寸和新興微架構(gòu)的進步，在相應(yīng)性能上所能帶來的增益正在
2019-08-02 06:32:24
D類放大器以其超高的效率吸引著廣大設(shè)計工程師的青睞，從而在電池供電的各種電子設(shè)備中得到了廣泛的應(yīng)用。因為EMI干擾，實現(xiàn)復(fù)雜度高，以及需要較多的外部元器件而導(dǎo)致的成本過高等問題，設(shè)計師們會如何提升D類放大器的EMI性能？
2021-04-07 06:29:26
提升SRAM性能的傳統(tǒng)方法
2021-01-08 07:41:27
如何提升基站性能？
2021-05-26 06:33:50
FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計就是一種協(xié)調(diào)和平衡藝術(shù)，在進行低功耗器件的設(shè)計時，人們必須仔細權(quán)衡性能、易用性、成本、密度以及功率等諸多指標。
2019-08-15 08:28:42
高峰和負載波動，但又不要過多，以避免他們過度使用了不必要的資源。容量規(guī)劃可以幫助降低總體云計算成本?！ ∽詣訑U展資源可以幫助組織確保不為未使用的云容量付費。云計算提供商提供具有自動擴展功能的原生服務(wù)
2020-06-23 10:45:14
降低工業(yè)應(yīng)用的總體擁有成本大約三分之一的嵌入式設(shè)計人員考慮在嵌入式應(yīng)用中采用FPGA，只是認為在設(shè)計中使用FPGA 過于昂貴。但是，從系統(tǒng)級了解總體擁有成本(TCO) ( 由產(chǎn)品生命周期中的開發(fā)
2013-11-13 11:17:35
你好，我有興趣使用Artix-7 FPGA進行以太網(wǎng)協(xié)同仿真（在Simulink中通過System Generator）。在System Generator中，我看到AC701
2020-07-15 08:45:40
通過FPGA來構(gòu)建一個低成本、高性能、開放架構(gòu)的數(shù)據(jù)平面引擎可以為網(wǎng)絡(luò)安全設(shè)備提供性能提高的動力。隨著互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，性能成為制約網(wǎng)絡(luò)處理的一大瓶頸問題。FPGA作為一種高速可編程器件，為網(wǎng)絡(luò)安全流量處理提供了一條低成本、高性能的解決之道。
2019-08-12 08:13:53
對于各種不同的數(shù)據(jù)中心工作負載，FPGA 可以顯著提高性能，最大程度減少附加功耗并降低總體擁有成本 (TCO)。
2019-10-10 07:46:05
如何將DSP性能提升到極限？FPGA用做數(shù)字信號處理應(yīng)用
2021-04-30 06:34:56
本文講述汽車娛樂系統(tǒng)的需求，討論主流系統(tǒng)構(gòu)架，以及FPGA協(xié)處理器是如何集成到軟硬件體系中，以滿足高性能處理、靈活性和降低成本的要求。
2021-04-30 07:21:43
對與性能比較低的51單片機，結(jié)構(gòu)化編程性能提升多少
2023-10-26 06:21:44
怎么借助物理綜合提高FPGA設(shè)計效能？
2021-05-07 06:21:18
怎么利用FPGA和嵌入式處理器實現(xiàn)低成本智能顯示模塊？
2021-04-28 07:10:33
復(fù)用器是數(shù)據(jù)通道常用的構(gòu)建模塊，被廣泛應(yīng)用在處理器[1]、處理器總線、網(wǎng)絡(luò)交換，甚至是資源共享的DSP設(shè)計中。據(jù)估計，復(fù)用器一般要占用一個FPGA設(shè)計[2]25%以上的面積。因此，優(yōu)化FPGA設(shè)計的關(guān)鍵在于怎樣優(yōu)化復(fù)用器。
2019-08-28 07:54:02
有什么方法可以提升數(shù)據(jù)采集系統(tǒng)的性能嗎？
2021-04-22 06:14:55
請問有什么方法可以降低Linux的成本嗎？
2021-04-25 06:15:12
有什么方法可以降低微波/射頻器件的成本嗎？
2021-05-25 06:49:40
有助于使成本和功耗降至最低，而且還能盡可能地加速硬件部署。FPGA 非常適用于執(zhí)行定點運算，并能在邏輯或基于軟件或硬件處理器的實施方案中創(chuàng)建高度并行的數(shù)據(jù)路徑解決方案。Virtex?-5 FPGA 產(chǎn)品
2018-08-03 11:15:23
中高速增長新常態(tài)，人工、原材料、能源等生產(chǎn)要素的增幅大于企業(yè)生產(chǎn)效率的提升，使企業(yè)經(jīng)營越來越困難，因此，不斷探討成本降低的途徑無疑是企業(yè)自救的一個可控方式。但在實際成本降低過程中，企業(yè)有時會產(chǎn)生
2018-10-11 10:20:16
來自斯坦福大學的一支科研團隊近日宣布在電池領(lǐng)域獲得突破性進展，在提升鋰電池性能同時降低體積和重量。近年來對電池性能的改善逐漸使用硅陽極，相比較目前常用的石墨更高效。但在充電過程中硅粒子同樣會出現(xiàn)膨脹
2016-02-15 11:49:02
藍牙5.0提升了哪些性能？
2021-05-18 06:25:17
，該如何從工程的角度來應(yīng)對挑戰(zhàn)，降低研發(fā)和成本呢？本期設(shè)計坊與你一起來探討如何降低工業(yè)應(yīng)用總體擁有成本（TCO）？看Altera公司的FPGA器件如何幫你降低總體擁有成本（TCO）？下載閱讀《降低工業(yè)
2013-11-12 10:51:03
FreeRTOS對性能有多大提升？比如做Robomasters這種機器人比賽，使用FreeRTOS，對性能有多大提升
2020-06-19 09:00:47
zynq如何實現(xiàn)cpu跟fpga協(xié)同處理？
2023-10-16 07:00:08
物理綜合與優(yōu)化的優(yōu)點是什么？物理綜合與優(yōu)化有哪些流程？物理綜合與優(yōu)化有哪些示例？為什么要通過物理綜合與優(yōu)化去提升設(shè)計性能？如何通過物理綜合與優(yōu)化去提升設(shè)計性能？
2021-04-14 06:52:32
ARM處理器），釋放寶貴的可編程邏輯資源，用于實現(xiàn)其他邏輯功能，從而提高了性能，降低了功耗和成本。作為一個例子，PCI Express（PCIe）協(xié)議堆棧需要大約150K LE作為軟核實現(xiàn)，在硬核模塊中則
2015-02-09 15:02:06
工業(yè)電子產(chǎn)品的發(fā)展趨勢是更小的電路板尺寸、更時尚的外形和更具成本效益。由于這些趨勢，電子系統(tǒng)設(shè)計人員必須降低印刷電路板（PCB）的尺寸和成本。使用現(xiàn)場可編程門陣列（FPGA）和片上系統(tǒng)（SoC
2019-03-08 06:45:06
Xilinx擴展Spartan-3A FPGA系列，降低大容量成本敏感應(yīng)用系統(tǒng)總成本
賽靈思公司宣布，作為Spartan-3A FPGA系列平臺延伸的小封裝FPGA正式量產(chǎn)。這些小封裝FPGA在提供突破性價位的同
2008-09-02 08:50:17643 摘 要： 本文介紹了一種新的復(fù)用器重構(gòu)算法，能夠降低FPGA實際設(shè)計20％的成本。該算法通過減少復(fù)用器所需查找表（LUT）的數(shù)量來實現(xiàn)。算法以效率更高的4:1復(fù)用
2009-06-20 10:40:38568 
通過改善視頻解碼器和編解碼器接口降低DVR系統(tǒng)成本
在過去幾年中，視頻監(jiān)控錄像設(shè)備的性能得到了極大提升。借助新的硅器件產(chǎn)品，監(jiān)控 DVR 設(shè)計人員可以創(chuàng)建全幀
2010-01-04 11:26:35654 
借助FPGA協(xié)處理提升性能 設(shè)計人員能夠利用由FPGA架構(gòu)的并行性所帶來的使用靈活的特點，大幅提升DSP系統(tǒng)的性能。通常的設(shè)計示例包括（并不局限于）FIR濾波、FFT、數(shù)字下變頻和前向糾錯（FEC）模塊等。 Xilinx Virtex TM-4和Virtex-5架構(gòu)提供了多達512個并行乘
2011-02-28 12:50:41
46 FPGA設(shè)計方面最大的難題與挑戰(zhàn)是什么？許多客戶回答都是功耗的控制。隨著FPGA密度和性能的提升，不可避免地帶來了功耗的倍增。FPGA領(lǐng)域的發(fā)展著重圍繞三個關(guān)鍵點：低功耗、低成本
2012-05-04 11:05:261064 白皮書 ：采用低成本FPGA實現(xiàn)高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實PCI Express （PCIe） Gen1x4參考設(shè)計演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時實現(xiàn)性能和功耗
2013-02-26 10:04:2572 基于FPGA的1024點高性能FFT處理器的設(shè)計_鐘冠文
2017-03-19 11:36:5510 基于FPGA的軟硬件協(xié)同實時紙病圖像處理系統(tǒng)_齊璐
2017-03-19 19:07:170 FPGA 功能強大且管腳數(shù)目極大，可為工程師提供大量機會來提升特性和功能，同時還能降低產(chǎn)品成本。隨著復(fù)雜度增加，將這些器件集成到印刷電路板也成為了一項嚴峻的挑戰(zhàn)。數(shù)百個邏輯信號需映射到器件的物理管腳
2017-11-16 15:51:36735 多核處理器、現(xiàn)場可編程門陣列（FPGA）和無線通信。使用這些傳統(tǒng)工具利用這些關(guān)鍵技術(shù)并不十分容易；但是，如果在應(yīng)用中使用這些技術(shù)，就可以獲得性能更高的系統(tǒng)，提高測量與自動化系統(tǒng)的吞吐量，降低成本。LabVIEW的最新版本8.6為您提供了使用下一代并行技術(shù)所需的工具，從多核處理器到高性能FPGA直至無線設(shè)備。
2017-11-17 20:14:262489 分布式電源投資規(guī)劃體現(xiàn)對全成本電價的響應(yīng)?；贕arvers6節(jié)點系統(tǒng)的算例分析表明，所提出的基于全成本電價的源一網(wǎng)一荷協(xié)同規(guī)劃模式能夠充分體現(xiàn)終端負荷對電源、電網(wǎng)資源的利用程度，在節(jié)約自身用電成本的同時提升了電網(wǎng)
2017-12-18 17:00:549 商湯科技算法平臺團隊和北京大學高能效實驗室聯(lián)合提出一種基于 FPGA 的快速Winograd算法，可以大幅降低算法復(fù)雜度，改善 FPGA 上的 CNN 性能。
2018-02-07 11:52:068687 
基于i.MX RT系列高性能跨界處理器設(shè)計的一款高性價比視頻播放解決方案。實現(xiàn)了在嵌入式微處理器上的視頻播放，不再借助于高性能的應(yīng)用處理器，從而大大降低產(chǎn)品的成本。
2018-09-03 17:39:436355 如今，FPGA 功能強大且管腳數(shù)目極大，可為工程師提供大量機會來提升特性和功能，同時還能降低產(chǎn)品成本。隨著復(fù)雜度增加，將這些器件集成到印刷電路板也成為了一項嚴峻的挑戰(zhàn)。數(shù)百個邏輯信號需映射到器件
2018-10-26 11:54:01234 單片機是基于FLASH結(jié)構(gòu)的，所以單片機上電直接從本地FLASH中運行。但SRAM 架構(gòu)的FPGA是基于SRAM結(jié)構(gòu)的，掉電數(shù)據(jù)就沒了，所以需要借助外部電路來配置運行的數(shù)據(jù)，其實我們可以借助Vivado來學習FPGA的各種配置模式。
2018-11-05 15:12:577298 設(shè)計周期和更低開發(fā)成本壓力的情況下設(shè)計出“更綠色”的產(chǎn)品。新的Virtex-6 FPGA系列比前一代產(chǎn)品功耗降低多達50%，成本降低多達20%。該系列產(chǎn)品進行了最合適的組合優(yōu)化，包括靈活性、硬內(nèi)核IP
2018-11-15 10:09:02787 reconfigure.io的Rob Taylor在法蘭克福的XDF 2018云軌道中展示了一個用例。
Rob討論了FPGA在FPGA中的可訪問性，降低了評估和利用FPGA的成本。
2018-11-22 06:08:003402 不論是DRAM或NAND Flash，現(xiàn)有的存儲器解決方案都面臨著制程持續(xù)微縮的物理極限，這意味著要持續(xù)提升性能與降低成本都將更加困難。為了在有限甚至不改變現(xiàn)有平臺架構(gòu)的前提下找到新的解決方案，IntelOptane等次世代存儲器近年來廣受討論。
2019-05-21 16:47:12722 FPGA 在采用先進數(shù)字波束形成技術(shù)的雷達系統(tǒng)中提供了優(yōu)于 CPU 和 GPU 選項的巨大優(yōu)勢，因為它們可以降低成本、復(fù)雜性、功耗和上市時間。由于其在自適應(yīng)波束成形應(yīng)用中處理高度并行浮點運算的卓越能力，FPGA 可以提高算法性能，同時顯著降低功耗。
2022-06-14 09:19:131082 電子發(fā)燒友網(wǎng)站提供《Artix-7 FPGA：成本優(yōu)化器件中的性能和帶寬.pdf》資料免費下載
2023-09-18 10:07:350 性能提升，功耗降低！，這樣的MOSFET是你的最愛么？
2023-12-04 15:09:36114 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論