TLK10002器件是一款雙通道，多速率收發(fā)器，適用于高速雙向點對點數(shù)據(jù)傳輸系統(tǒng)。它特別支持無線基站遠(yuǎn)程無線電頭（RRH）應(yīng)用，但也可用于其他高速應(yīng)用。它支持從1.2288 Gbps到9.8304 Gbps的所有CPRI和OBSAI速率。

TLK10002在其低速（LS）側(cè)數(shù)據(jù)輸入上執(zhí)行8B /10B編碼數(shù)據(jù)流的1：1,2：1和4：1序列化。序列化的8B /10B編碼數(shù)據(jù)在高速（HS）側(cè)輸出上呈現(xiàn)。同樣，TLK10002對其高速側(cè)數(shù)據(jù)輸入上的8B /10B編碼數(shù)據(jù)流執(zhí)行1：1,1：2和1：4的串行化。經(jīng)過反序列化的8B /10B編碼數(shù)據(jù)顯示在低速側(cè)輸出上。根據(jù)序列化或反序列化比率，低速側(cè)數(shù)據(jù)速率的范圍可以從0.5 Gbps到5 Gbps，高速側(cè)數(shù)據(jù)速率可以在1 Gbps到10 Gbps的范圍內(nèi)。低速和高速側(cè)數(shù)據(jù)輸入和輸出均為差分電流模式邏輯（CML）類型的集成終端電阻。在1：1模式下，輸入可以是原始（非8B /10B編碼）數(shù)據(jù)，允許通過設(shè)備傳輸PRBS數(shù)據(jù)。

TLK10002執(zhí)行數(shù)據(jù)序列化或反序列化和時鐘提取物理層接口設(shè)備。提供靈活的時鐘方案以支持各種操作。它們包括對從高速側(cè)恢復(fù)的外部抖動清除時鐘的時鐘支持。

TLK10002提供兩種低速側(cè)和兩種高速側(cè)環(huán)回模式，用于自我測試和系統(tǒng)診斷目的。

TLK10002內(nèi)置模式生成和驗證，有助于系統(tǒng)測試。低速端支持PRBS 2 ⁷ -1,2 ^{23的生成和驗證} -1，和2 ³¹ -1模式。除了PRBS模式之外，高速側(cè)還支持高，低，混合和CRPAT長短模式生成和驗證。

TLK10002具有集成的信號丟失（LOS）檢測功能高速和低速兩側(cè)。在輸入差分電壓擺幅小于LOS斷言閾值的條件下，LOS置位。輸入差分電壓擺幅必須超過要清除的LOS條件的失效閾值。

每個通道的通道對齊是通過低速側(cè)接口上實現(xiàn)的專有通道對齊方案實現(xiàn)的。接口上游鏈路伙伴設(shè)備需要實現(xiàn)通道對齊方案以進行正確的鏈路操作。在實現(xiàn)通道對齊后，正常鏈接操作才會恢復(fù)。

兩個TLK10002通道完全獨立。它們可以使用不同的參考時鐘，不同的數(shù)據(jù)速率，以及不同的序列化或反序列化。

TLK10002的低速端是與位于同一本地物理系統(tǒng)的FPGA或ASIC接口的理想選擇。高速側(cè)是通過光纖，電纜或背板接口與遠(yuǎn)程系統(tǒng)連接的理想選擇。 TLK10002支持與SFP和SFP +光模塊配合使用。