電子發(fā)燒友App
摘要：本應用筆記介紹了交流耦合LVDS鏈路的優(yōu)勢，文章提供了電容選擇的注意事項，并討論了端接拓撲。
圖1. ECL至LVDS電平轉(zhuǎn)換配置
圖2. LVDS輸入偏置電路
換句話說，由直流電阻產(chǎn)生的衰減、交流衰減以及電容耦合衰減的總合必須小于-8dB。兩端差分負載阻抗通常為100Ω，分析電纜長度時需要同時考慮電纜的交流和直流衰減以及連接器阻抗導致的衰減。
最后，還必須考慮數(shù)據(jù)本身，LVDS連接可以傳輸?shù)淖畲竺}沖寬度取決于工作頻率和數(shù)據(jù)傳輸協(xié)議對連續(xù)1 (或0)的數(shù)量限制。
對于具體應用，精確的計算可能過于棘手，也可以簡單選用0.1μF電容，能夠滿足大多數(shù)應用的要求。當數(shù)據(jù)速率降到10MHz以下或采用更長的電纜時(例如：> 5m)，需要重新核實電容值，也可以通過計算、仿真或?qū)嶋H測量獲取電容值。
使用X5R、X7R或類似介質(zhì)的電容，避免使用那些電壓或溫度系數(shù)有明顯變化的介質(zhì)電容，如Y5V或Z5U。
圖3. LVDS端接電路
純差分是最常用的配置，且在良好屏蔽環(huán)境中用于信號端接可以提供很好的工作性能。中心抽頭的差分端子將100Ω分為兩個50Ω電阻，且在中心抽頭位置使用旁路電容。由于任何耦合到LVDS線對上的共模能量對地都有一個低阻通路，這種方式在噪聲環(huán)境下工作很好。純差分和中心抽頭差分端接必須用于包含內(nèi)部偏置的LVDS輸入電路。
如果LVDS接收器不提供內(nèi)部偏置，且輸入信號為交流耦合，則必須使用戴維寧端接。所選電阻必須使每條線上的戴維寧等效電阻為50Ω，且每條線的戴維寧等效電壓為1.2V，圖4數(shù)值工作于3.3V電源。
圖4. 非直流平衡交流耦合LVDS連接
圖4中上部的曲線紅色和藍色反映了20%占空比碼流的單端測量結(jié)果。下部曲線綠色是一個互補和真實信號的差分測量結(jié)果。差分測量結(jié)果不以0V位置為中心。仔細分析顯示，每一半波形的面積相等。交流耦合連接無法傳輸任何直流電流，這種情況下，負端偏移恰恰小于100mV，滿足不了LVDS最小輸入電平的要求。
圖5. LVDS失效檢測電路
類似文章發(fā)表于電子工程專輯2007年12月。
概述
使用電容實現(xiàn)LVDS數(shù)據(jù)連接的交流耦合有很多益處，比如電平轉(zhuǎn)換，去除共模誤差以及避免輸入電壓故障的發(fā)生。這文不僅介紹了電容的適當選型,也為和終端拓撲提供指導，同時也討論了共模故障分析的問題。電平轉(zhuǎn)換
LVDS (低壓差分信號)邏輯輸入是眾多現(xiàn)有邏輯標準的一種。只要信號源可以為LVDS輸入提供足夠的幅度，典型值為差分100mVP-P，采用交流耦合就可以提供所需的電平轉(zhuǎn)換。圖1描述了一個負壓ECL邏輯經(jīng)交流耦合后將信號轉(zhuǎn)換到LVDS邏輯的電路圖。圖1. ECL至LVDS電平轉(zhuǎn)換配置
優(yōu)化共模電壓
交流耦合LVDS的另外一個優(yōu)點是允許接收IC設置其最優(yōu)的共模電壓。圖2展示了一個典型的LVDS輸入電路，MAX9248。內(nèi)部基準電壓，通常為1.2V，為兩個高阻端接電阻提供偏置。如果輸入是交流耦合，接收IC可以將允許共模電壓設置為內(nèi)部的偏置電平。圖2. LVDS輸入偏置電路
過壓保護
LVDS信號在汽車電子的串行－解串(SerDes)鏈路中總是采用交流耦合，因為這種配置可以防止汽車電池短路。對于任何通過電源配線槽的信號線，一個基本要求是必須能夠忍受與電池電壓短路而不損壞。采用交流耦合的LVDS鏈路，當耦合電容充電到電池電壓時，僅僅會有一個短暫的大電流脈沖。電流的幅度峰值是短路時實際阻抗的函數(shù)。電流毛刺的持續(xù)時間是耦合電容以及LVDS輸入輸出保護結(jié)構的函數(shù)。雖然SerDes鏈路在短路時并不工作，但當短路故障解除后可恢復工作。電容選擇
選擇電容時需要考慮幾個因素。數(shù)值
LVDS鏈路交流耦合電容的選擇與一系列的參數(shù)相關，包括：- 輸出驅(qū)動電平
- 輸入門限電平
- 負載阻抗
- 電纜長度
- 最長的脈沖周期
換句話說，由直流電阻產(chǎn)生的衰減、交流衰減以及電容耦合衰減的總合必須小于-8dB。兩端差分負載阻抗通常為100Ω，分析電纜長度時需要同時考慮電纜的交流和直流衰減以及連接器阻抗導致的衰減。
最后，還必須考慮數(shù)據(jù)本身，LVDS連接可以傳輸?shù)淖畲竺}沖寬度取決于工作頻率和數(shù)據(jù)傳輸協(xié)議對連續(xù)1 (或0)的數(shù)量限制。
對于具體應用，精確的計算可能過于棘手，也可以簡單選用0.1μF電容，能夠滿足大多數(shù)應用的要求。當數(shù)據(jù)速率降到10MHz以下或采用更長的電纜時(例如：> 5m)，需要重新核實電容值，也可以通過計算、仿真或?qū)嶋H測量獲取電容值。
電壓和介質(zhì)
電容的工作電壓應遠大于出現(xiàn)故障狀況時的最大峰值電壓。在汽車電子應用中，峰值故障電壓是18V。一般不需要將故障條件下的電壓加倍，例如：將電池電壓加倍或考慮甩負載電壓。使用X5R、X7R或類似介質(zhì)的電容，避免使用那些電壓或溫度系數(shù)有明顯變化的介質(zhì)電容，如Y5V或Z5U。
端接拓撲
端接拓撲可以從三個主要電路中選擇：(1) 純差分，(2) 中心抽頭差分，(3) 戴維寧端接，圖3給出了這三個電路。圖3. LVDS端接電路
純差分是最常用的配置，且在良好屏蔽環(huán)境中用于信號端接可以提供很好的工作性能。中心抽頭的差分端子將100Ω分為兩個50Ω電阻，且在中心抽頭位置使用旁路電容。由于任何耦合到LVDS線對上的共模能量對地都有一個低阻通路，這種方式在噪聲環(huán)境下工作很好。純差分和中心抽頭差分端接必須用于包含內(nèi)部偏置的LVDS輸入電路。
如果LVDS接收器不提供內(nèi)部偏置，且輸入信號為交流耦合，則必須使用戴維寧端接。所選電阻必須使每條線上的戴維寧等效電阻為50Ω，且每條線的戴維寧等效電壓為1.2V，圖4數(shù)值工作于3.3V電源。
交流耦合鏈路故障排查
通過交流耦合的LVDS鏈路傳輸數(shù)據(jù)必須是直流平衡，這意味著所傳輸?shù)?和1的數(shù)目接近相等。具有50%占空比的時鐘信號本身就是直流平衡。很多數(shù)據(jù)編碼算法，如曼徹斯特編碼，也提供直流平衡數(shù)據(jù)流。圖4展示了一個非直流平衡連接的波形。圖4. 非直流平衡交流耦合LVDS連接
圖4中上部的曲線紅色和藍色反映了20%占空比碼流的單端測量結(jié)果。下部曲線綠色是一個互補和真實信號的差分測量結(jié)果。差分測量結(jié)果不以0V位置為中心。仔細分析顯示，每一半波形的面積相等。交流耦合連接無法傳輸任何直流電流，這種情況下，負端偏移恰恰小于100mV，滿足不了LVDS最小輸入電平的要求。
輸入失效檢測
一些LVDS器件在其輸入端帶有失效檢測電路。失效檢測電路用于識別輸入故障，假如檢測到故障則關閉輸出驅(qū)動器，MAX9180低噪聲LVDS轉(zhuǎn)接器提供了一個此類設計的范例，如圖5所示。假如交流耦合LVDS連接用在該電路中，戴維寧輸入端接方式是必須的。不采用這種方式會使輸入端的電壓幾乎等于VCC，這將超出LVDS器件的共模電壓范圍。圖5. LVDS失效檢測電路
類似文章發(fā)表于電子工程專輯2007年12月。
工商網(wǎng)監(jiān)
評論