運(yùn)行監(jiān)視● 傳感器信號(hào)的測(cè)量● 工業(yè)現(xiàn)場(chǎng)數(shù)據(jù)的獲取與記錄● 醫(yī)療、工控產(chǎn)品開(kāi)發(fā)● 4-20mA信號(hào)采集AD16數(shù)據(jù)采集器信號(hào)隔離采集模塊，可以用來(lái)測(cè)量16路隔離/非隔離電流或電壓信號(hào)。1、 模擬信號(hào)
2014-05-04 16:34:43
開(kāi)關(guān)量采集模塊,開(kāi)關(guān)量 串口告警模塊,2路數(shù)字量輸入（DI）和2路數(shù)字量輸出（DO）采集設(shè)備，DO可以輸出常開(kāi)（NO）、常閉（NC）兩種狀態(tài)。采用標(biāo)準(zhǔn)的Modbus RTU通訊協(xié)議，可以通過(guò)
2015-10-30 17:17:58
`產(chǎn)品簡(jiǎn)介DK5081數(shù)據(jù)采集模塊是集信號(hào)采集、變送、DA輸出等一體化的智能模塊,可測(cè)量8路模擬量直流電壓或電流信號(hào)，采用國(guó)際標(biāo)準(zhǔn)的兩線制MODBUS RTU 通訊方式。該模塊廣泛應(yīng)用于各種工業(yè)測(cè)控
2016-04-19 11:08:35
我想做一個(gè)8路數(shù)據(jù)顯示示波器現(xiàn)在隊(duì)友要求10ms發(fā)送一次數(shù)據(jù)但是我現(xiàn)在只能做到200MS 收到較為完整的數(shù)據(jù)幀有時(shí)經(jīng)常數(shù)據(jù)出錯(cuò)不知道怎么解決
2014-12-30 15:53:56
】：4.5V3、 可通過(guò)鍵盤(pán)設(shè)置采集方式；（單點(diǎn)采集、多路巡測(cè)、采集時(shí)間間隔*）4、 具有異常數(shù)據(jù)聲音報(bào)警功能：對(duì)一路數(shù)據(jù)可設(shè)置正常數(shù)據(jù)的上限值和下限值，當(dāng)采集的數(shù)據(jù)出現(xiàn)異常，發(fā)出報(bào)警信號(hào)。選做功能：1
2012-11-18 22:39:56
（輸入信號(hào)為標(biāo)準(zhǔn)正弦波）[size=14.6667px]。感覺(jué)好像是[size=14.6667px]狀態(tài)寄存器讀的不對(duì)，好像[size=14.6667px]RDY一直在輸出0，貌似多讀了好多數(shù)據(jù)。
[size=14.6667px]請(qǐng)問(wèn)，3片AD7177-2共12路數(shù)據(jù)采集CPU怎么處理比較好？
2023-12-12 08:17:11
課設(shè)是做一個(gè)4路智能搶答器設(shè)計(jì)內(nèi)容及要求1、設(shè)計(jì)4路定時(shí)搶答器。2、4路搶答器顯示優(yōu)先搶答者號(hào)碼。（1路號(hào)碼為學(xué)號(hào)后兩位）3、主持人控制搶答時(shí)間及答題時(shí)間；搶答時(shí)間為10秒，答題時(shí)間30秒。4、采用
2018-12-18 15:52:22
1 概述GM8283C型28位可編程數(shù)據(jù)選通發(fā)送器主要用于視頻/圖像傳輸中的發(fā)送部分，它可將并行輸入的28 bits LVTTL/LVCMOS數(shù)據(jù)轉(zhuǎn)換為4路串行LVDS數(shù)據(jù)流。輸入時(shí)鐘經(jīng)內(nèi)部鎖相后
2013-12-11 15:49:06
1 概述GM8284C型28位可編程數(shù)據(jù)選通接收器主要用于視頻/圖像傳輸中的接收部分，實(shí)現(xiàn)的功能是將高速串行LVDS信號(hào)解碼為并行TTL數(shù)據(jù)，完成數(shù)據(jù)的解碼功能。該器件可將4對(duì)串行LVDS差分信號(hào)在
2013-12-11 15:42:06
現(xiàn)在輸入2路lvds串行數(shù)據(jù)和1路lvds時(shí)鐘信號(hào)，頻率480M，請(qǐng)問(wèn)如何解出串行數(shù)據(jù)，并恢復(fù)成并行TTL信號(hào)
2013-04-28 18:08:32
解串器對(duì)大位寬并行總線進(jìn)行了串行化，不僅可實(shí)現(xiàn)在系統(tǒng)內(nèi)部、系統(tǒng)間或位于兩個(gè)不同地點(diǎn)的系統(tǒng)間進(jìn)行大量數(shù)據(jù)的點(diǎn)對(duì)點(diǎn)傳輸，同時(shí)還可降低功耗、板級(jí)空間和成本。下圖 1 是串行解串器的基本概念。圖 1：串行∕解
2022-11-21 06:38:25
作者：Michael Peffers 歡迎閱讀《獲得連接》系列博客！在上篇《獲得連接》博客《解密串行解串器》一文中，我們探討了如何通過(guò)串行解串器器件實(shí)現(xiàn)并行數(shù)據(jù)的串行解串。本文我們將探討串行解串器
2018-09-13 10:01:00
本文我們將探討串行解串器如何構(gòu)成另一種稱為物理層器件 (PHY) 的較小器件。什么是 PHY？數(shù)據(jù)鏈路層與物理介質(zhì)之間的電氣連接通常由 PHY 構(gòu)成，數(shù)據(jù)將通過(guò)它傳輸。下圖 1 是開(kāi)放式系統(tǒng)互聯(lián)
2022-11-21 06:04:29
。這樣可確保接收器有足夠的轉(zhuǎn)換數(shù)據(jù)來(lái)恢復(fù)內(nèi)嵌的時(shí)鐘信息，而無(wú)論底層數(shù)據(jù)的動(dòng)態(tài)活動(dòng)狀態(tài)如何。 使用8b/10b編碼時(shí)，串行數(shù)據(jù)流中二進(jìn)制0和1之間的偏差保持在±1以內(nèi)，因此信號(hào)長(zhǎng)期保持直流平衡。然后，必須
2018-12-10 09:44:59
了各種委員會(huì)和標(biāo)準(zhǔn)機(jī)構(gòu)，根據(jù)其開(kāi)發(fā)標(biāo)準(zhǔn)的目標(biāo)（數(shù)據(jù)吞吐量和通信距離）確定抖動(dòng)預(yù)算；同時(shí)還要考慮到組成通信鏈路的模塊的局限性。 圖1通信鏈路—抖動(dòng)組件圖1 顯示了集成有一個(gè)嵌入式時(shí)鐘的典型高速通信鏈路
2018-09-19 14:23:47
（數(shù)據(jù)吞吐量和通信距離）確定抖動(dòng)預(yù)算；同時(shí)還要考慮到組成通信鏈路的模塊的局限性。圖 1 通信鏈路—抖動(dòng)組件 圖 1 顯示了集成有一個(gè)嵌入式時(shí)鐘的典型高速通信鏈路。每個(gè)子系統(tǒng)（時(shí)鐘、發(fā)送器、通道和接收機(jī)
2022-11-23 06:59:24
使用Xilinx V5系列的FPGA開(kāi)發(fā)AD9783芯片，將兩路相同的信號(hào)數(shù)據(jù)，送給DAC，具體利用DCO反饋時(shí)鐘，通過(guò)源語(yǔ)產(chǎn)生差分時(shí)鐘產(chǎn)生DCI，后利用DCO 1,0狀態(tài)分別送兩路數(shù)據(jù)；同時(shí)配置8
2023-12-19 06:03:59
GTX LVDS 時(shí)鐘 路數(shù) 2路 板載晶振 156.25MHz 連接器類型 FMC-HPC ASP-134488-01 前面板 8路SFP+，多?；蛘邌文?PCB top面四路，bottom面四路 板卡
2021-12-29 17:29:51
路數(shù)4路DAC，轉(zhuǎn)換率1.25Msps數(shù)據(jù)位16bit數(shù)字接口JESD204B模擬接口交流耦合模擬輸出±1V輸出阻抗50Ω模擬指標(biāo)信噪比SNR：69.327dBFS時(shí)鐘PLL芯片HMC7044板載晶振
2022-07-21 16:10:34
ADC芯片型號(hào)AD9467路數(shù)4路ADC，采樣率250Msps數(shù)據(jù)位16bit數(shù)字接口DDR LVDS模擬接口交流耦合模擬輸入±1V模擬指標(biāo)信噪比SNR：69.066dBFSDAC無(wú)時(shí)鐘PLL芯片
2020-12-10 15:40:30
定制FPGA項(xiàng)目項(xiàng)目計(jì)劃用FPGA開(kāi)發(fā)一個(gè)模擬量輸入輸出采集卡，有18路模擬量輸入，2路模擬量輸出，8路數(shù)字輸入，8路數(shù)字輸出，找人定制開(kāi)發(fā)該硬件。（這個(gè)采集卡寫(xiě)入處理18路模擬量輸入輸出的處理算法，還有一些簡(jiǎn)單的邏輯程序，這部分由我方來(lái)自定編寫(xiě)）
2021-04-14 10:41:15
該串行數(shù)據(jù)通道與LVDS時(shí)鐘一起傳輸。圖2顯示7:1接收方接收4個(gè)LVDS數(shù)據(jù)通道。當(dāng)反序列化時(shí)，它生成28位寬的并行數(shù)據(jù)。類似地，7:1發(fā)送器序列化28位并行數(shù)據(jù)，生成4個(gè)LVDS數(shù)據(jù)通道。圖2 7:1
2019-12-11 09:51:59
處理器·Freescale i.MX6Q 處理器·ARM? cortex?-A91.2GHz x 4核·512 KB L2緩存·32 KB指令和數(shù)據(jù)緩存·2GB雙通道 LPDDR3 內(nèi)存，8GB
2016-06-12 14:22:50
1 概述GM8285C 型 1.8V 低功耗 28 位 LVDS 發(fā)送器，其功能是將并行數(shù)據(jù)編碼為高速串行數(shù) 據(jù)，實(shí)現(xiàn)信號(hào)的快速可靠傳輸。該器件可將 28 位并行數(shù)據(jù)轉(zhuǎn)換為 4 對(duì)串行 LVDS 差
2022-05-02 17:50:52
數(shù)據(jù) 3 路差分輸出正/負(fù)端42/41B_CLKP/B_CLKNOutB 通道 LVDS 時(shí)鐘差分輸出正/負(fù)端數(shù)字及控制端口（TTL 電平）1SCLInOutI2CMaster/Slave 的 SCL
2022-05-13 09:47:05
數(shù)據(jù) 3 路差分輸出正/負(fù)端42/41B_CLKP/B_CLKNOutB 通道 LVDS 時(shí)鐘差分輸出正/負(fù)端數(shù)字及控制端口（TTL 電平）1SCLInOutI2CMaster/Slave 的 SCL
2020-12-09 17:34:35
差分形式并保持與輸出串行數(shù)據(jù)流的同步關(guān)系。LVDS 輸出有 2 個(gè)鏈路，每個(gè)鏈路包括 4 對(duì) LVDS 差分數(shù)據(jù)輸出和 1 對(duì)并行的 LVDS 差分時(shí)鐘。 24 位 LVDS 發(fā)送器1 、產(chǎn)品概述本產(chǎn)品為一款多通道 LVDS 串行發(fā)送器，實(shí)現(xiàn)將 27 位 CMOS/TTL 信號(hào)（24 位 RGB
2022-01-25 06:53:00
2.1Gbps高速串行CML差分信號(hào)解串為10位并行控制信號(hào)和一路時(shí)鐘信號(hào)；同時(shí)發(fā)送低速通道信號(hào)實(shí)現(xiàn)模式配對(duì)的功能。芯片內(nèi)部集成終端電阻，可通過(guò)外部I/O或I2C總線進(jìn)行配置，支持power down
2018-12-07 09:11:35
GM8914：DC平衡雙向控制解串器產(chǎn)品概述： GM8914型DC平衡雙向控制解串器主要用于視頻/圖像傳輸中的接收部分，其主要功能是將一路2.1Gbps高速串行CML差分信號(hào)解串為10位并行控制信號(hào)
2018-12-07 09:08:50
如果N個(gè)攝像頭同時(shí)采集，HDVPSS的主通路（PRI）和輔助通路（AUX）是同時(shí)處理N路中某一路數(shù)據(jù)的，然后依次處理完N路？還是各自處理N路中不同路視頻，分別處理N/2路？求指教
2020-08-17 09:59:21
到解幀器的接收器延遲。來(lái)自同一個(gè)系統(tǒng)中兩個(gè)不同ADC的數(shù)據(jù)可能各自具有獨(dú)特的確定性延遲。與簡(jiǎn)單的串行鏈路配置不同——比如低壓差分信號(hào) (LVDS)——JESD204B接口將數(shù)據(jù)樣本打包為定義幀。幾個(gè)
2018-10-15 10:40:45
特征： ? 100Mbps至800Mbps串行LVDS數(shù)據(jù)有效負(fù)載帶寬在10MHz~80MHz的系統(tǒng)時(shí)鐘之間 ? 芯片功耗在 80MHz 輸入時(shí)，小于 550mW（典型值） ? 使用同步模式可快速
2021-12-07 09:52:07
MXIM推出其高速LVDS串行器/解串器(SerDes)系列的最新成員：MAX9263/MAX9265串行解串器MAX9264。這千兆多媒體串行鏈路(GMSL)芯片組采用高帶寬數(shù)字內(nèi)容保護(hù)(HDCP
2014-12-06 12:31:57
： 實(shí)驗(yàn)?zāi)康模豪蒙衔粰C(jī)軟件，通過(guò)網(wǎng)絡(luò)，遠(yuǎn)程的控制
4路開(kāi)關(guān)狀態(tài)+
1路的
數(shù)據(jù)采集。實(shí)驗(yàn)現(xiàn)象：在互聯(lián)網(wǎng)環(huán)境下，利用公網(wǎng)IP可以跨地域的實(shí)現(xiàn)遠(yuǎn)程的開(kāi)關(guān)控制和
數(shù)據(jù)采集。這里我們?cè)诰钟蚓W(wǎng)環(huán)境下做實(shí)驗(yàn)?！冻曤娮?/div>
2015-07-09 16:50:30
24 bits per pixelLVDS接口（1）、支持 single-link or dual-link（2）、最高像素時(shí)鐘：135MHz（3）、單路LVDS最高分辨率1600x1200（實(shí)際
2022-05-13 10:07:35
24 bits per pixelLVDS接口（1）、支持 single-link or dual-link（2）、最高像素時(shí)鐘：135MHz（3）、單路LVDS最高分辨率1600x1200（實(shí)際
2022-05-31 10:27:33
THEVAM83D，THC63LVDM83D LVDS單鏈路評(píng)估套件旨在支持主機(jī)和顯示器之間的視頻數(shù)據(jù)傳輸。一條高速通道可以承載高達(dá)24位的數(shù)據(jù)和3位同步信號(hào)，像素時(shí)鐘頻率從8MHz到160MHz
2019-04-11 09:36:36
我想用fpga讀取三路ps/2接口的鼠標(biāo)數(shù)據(jù)，這三路數(shù)據(jù)是同時(shí)傳送過(guò)來(lái)。我以前用pic單片機(jī)，但是pic只能單步執(zhí)行，在采集一路時(shí)，另兩路會(huì)有數(shù)據(jù)丟失。想請(qǐng)教大俠們fpga能否解決這時(shí)序問(wèn)題，對(duì)三路數(shù)據(jù)進(jìn)行同時(shí)同步采集？fpga是否嚴(yán)格意義上的并行執(zhí)行，還是像51單片機(jī)那樣單步或者是有一定時(shí)間順序？謝謝
2013-05-20 10:24:06
RT： AD 采集4路數(shù)據(jù)同時(shí)CPU計(jì)算2組數(shù)據(jù)通過(guò)串口傳輸循環(huán)發(fā)送到上位機(jī)labview 顯示波形。。。。如何做？（4路信號(hào)不通）
2014-06-05 12:15:12
stm32F407ADC+DMA 10路采集2路數(shù)據(jù)異常（通道9/10）使用的是0/1/2/38/9/10/11/12/13 通道9與通道10 雖然有數(shù)據(jù)但不變化好像與外邊是斷開(kāi)的配置都是相同的其余各通道采集正常
2024-03-13 07:38:09
我用stm32 103fvet6 寫(xiě)了一個(gè)程序。用定時(shí)器3輸出4路pwm，分別對(duì)應(yīng)PA6，PA7，PB0，PB1但不知道為什么只有第三通道，PB0輸出pwm，其余3路都不輸出。我的IO配置完全是一樣的，通道設(shè)置也是完全一樣的。
2014-05-10 22:53:24
小弟需做多路數(shù)據(jù)采集系統(tǒng)，不知如何把以下一路函數(shù)改成八路函數(shù)。求指導(dǎo)AD_value = ADC_ConvertedValue;AD_value = (AD_value/4096)*3.3;printf(" AD value = %4.2fV \r\n", AD_value);
2020-05-01 04:35:29
鏈路預(yù)算表用于計(jì)算Maxim工業(yè)、科學(xué)與醫(yī)療無(wú)線頻段(ISM-RF)產(chǎn)品(Tx、Rx、TRx)的鏈路性能，估算特定的射頻電路在幾種環(huán)境下的通信覆蓋范圍和鏈路裕量。該Excel?表格還可用于估算100MHz至10GHz載頻范圍的其它射頻系統(tǒng)的鏈路裕量。
2019-08-22 07:00:30
本帖最后由 一只耳朵怪 于 2018-6-22 10:36 編輯
我使用6467t預(yù)計(jì)實(shí)現(xiàn)4路d1mpeg2到h264的轉(zhuǎn)碼，但是目前只能實(shí)現(xiàn)3路，根據(jù)官方數(shù)據(jù)應(yīng)該是可以達(dá)到4路的，請(qǐng)問(wèn)我有什么辦法提高效率？關(guān)于hdvicp的使用？
2018-06-22 05:27:30
MAX9286吉比特多媒體串行鏈路(GMSL)解串器接收多達(dá)四個(gè)GMSL串行器的數(shù)據(jù)，采用50Ω同軸電纜或100Ω屏蔽雙絞線(STP)電纜，通過(guò)四個(gè)CSI-2通道輸出數(shù)據(jù)。每條串行鏈路具有嵌入式控制
2018-02-02 15:10:14
本帖最后由 queqiongtao 于 2013-4-7 09:46 編輯
八路數(shù)字搶答器（CD4511）附件中有電路圖和仿真圖
2013-03-27 19:41:13
想利用RAM塊實(shí)現(xiàn)a,b兩路數(shù)據(jù)的延遲，其中a,b都是32位，速率為61.44Mb/s ，要求a路延遲16個(gè)數(shù)據(jù)時(shí)鐘周期，b路延遲8個(gè)數(shù)據(jù)周期請(qǐng)各位幫忙瞧一瞧代碼哪里有問(wèn)題？？我怎么也查不出問(wèn)題來(lái)
2014-04-06 19:39:31
`產(chǎn)品描述 特點(diǎn)應(yīng)用領(lǐng)域AP2916 是一款一路燈串切換兩路燈串的降壓恒流驅(qū)動(dòng)器,高效率、外圍簡(jiǎn)單、內(nèi)置功率管，適用于 5-55V輸入的高精度降壓 LED 恒流驅(qū)動(dòng)芯片。內(nèi)置功率管輸出最大功率可達(dá)
2019-04-29 10:52:20
】：4.5V3、 可通過(guò)鍵盤(pán)設(shè)置采集方式；（單點(diǎn)采集、多路巡測(cè)、采集時(shí)間間隔*）4、 具有異常數(shù)據(jù)聲音報(bào)警功能：對(duì)一路數(shù)據(jù)可設(shè)置正常數(shù)據(jù)的上限值和下限值，當(dāng)采集的數(shù)據(jù)出現(xiàn)異常，發(fā)出報(bào)警信號(hào)。選做功能：1
2012-11-18 22:35:33
大家好，我想用單片機(jī)采集8路模擬量，控制4個(gè)繼電器，下位單片機(jī)實(shí)現(xiàn)自動(dòng)控制，然后把采集到的8路模擬量利用GPRS模塊傳輸?shù)竭h(yuǎn)程服務(wù)器。在淘寶上選了3個(gè)模塊，因?yàn)榧?jí)別不夠不能發(fā)鏈接，我就傳了個(gè)文件，幫忙看看能不能實(shí)現(xiàn)。誰(shuí)有好的建議還請(qǐng)不吝賜教，謝謝各位，打擾各位！
2013-04-19 12:55:02
JTIO44RM為4 路數(shù)字量輸入（DI）和4 路繼電器輸出（DO）RS485數(shù)據(jù)采集模塊。4路DI可以是干節(jié)點(diǎn)輸入，也可以是濕節(jié)點(diǎn)輸入，濕節(jié)點(diǎn)支持最高電壓DC80V；兩路DO可以輸出常開(kāi)、常閉兩種
2016-06-21 17:09:29
(Virtex-5)或19.2Gbps(Virtex-6)或22.4Gbps(Kintex-7)2. 高速LVDS數(shù)據(jù)發(fā)送:訓(xùn)練序列產(chǎn)生,數(shù)據(jù)成幀,8B/10B編碼,數(shù)據(jù)并行轉(zhuǎn)串行,隨路時(shí)鐘產(chǎn)生等3
2014-03-01 18:47:47
描述千兆位以太網(wǎng)鏈路聚合器參考設(shè)計(jì)采用了 TLK10081 器件，這是一種多速率鏈路聚合器，用于高速雙向點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸系統(tǒng)，可將低速串行鏈路多路復(fù)用為高速串行鏈路，從而降低物理鏈路的數(shù)目。此
2018-08-03 08:32:03
模塊也可以選用其他波長(zhǎng)的?！ ?)自定義IO線 該板提供自定義72路2.5V/3.3V單端I/O，或36路LVDS I/O。接口定義：A)SW1 (默認(rèn)X4連接)B) J3 （默認(rèn)+2V5）C
2012-06-13 11:38:01
模塊也可以選用其他波長(zhǎng)的?！ ?)自定義IO線 該板提供自定義72路2.5V/3.3V單端I/O，或36路LVDS I/O。接口定義：A)SW1 (默認(rèn)X4連接)B) J3 （默認(rèn)+2V5）C
2012-07-06 16:14:47
描述JESD204B 鏈路是數(shù)據(jù)轉(zhuǎn)換器數(shù)字接口的最新趨勢(shì)。這些鏈路利用高速串行數(shù)字技術(shù)提供很大的益處（包括增大的信道密度）。此參考設(shè)計(jì)解決了其中一個(gè)采用新接口的挑戰(zhàn)：理解并設(shè)計(jì)鏈路延遲。一個(gè)示例實(shí)現(xiàn)
2018-11-21 16:51:43
``處理器·Freescale i.MX6Q 處理器·ARM? cortex?-A91.2GHz x 4核·512 KB L2緩存·32 KB指令和數(shù)據(jù)緩存·2GB雙通道 LPDDR3 內(nèi)存，8GB
2016-06-13 10:02:54
485開(kāi)關(guān)量轉(zhuǎn)換模塊，開(kāi)關(guān)量16路控制器，16路數(shù)字量（DI）采集設(shè)備。采用標(biāo)準(zhǔn)的Modbus RTU通訊協(xié)議，可以通過(guò)RS485總線進(jìn)行遠(yuǎn)程DI數(shù)據(jù)采集傳輸。技術(shù)參數(shù)數(shù)字量輸入接口DI16路干
2015-10-30 17:32:02
RT，本人剛LabView入門(mén)，想做一個(gè)八路數(shù)據(jù)采集系統(tǒng)，下位機(jī)發(fā)送的字符首先要進(jìn)行字符串截取，發(fā)送格式為AA 01 FF FF CC 33，包頭+通道（第一路）+采集數(shù)據(jù)+結(jié)束標(biāo)志，該如何破？希望大俠告知。。。。。。
2013-04-19 16:43:47
解串器對(duì)大位寬并行總線進(jìn)行了串行化，不僅可實(shí)現(xiàn)在系統(tǒng)內(nèi)部、系統(tǒng)間或位于兩個(gè)不同地點(diǎn)的系統(tǒng)間進(jìn)行大量數(shù)據(jù)的點(diǎn)對(duì)點(diǎn)傳輸，同時(shí)還可降低功耗、板級(jí)空間和成本。下圖 1 是串行解串器的基本概念。圖 1：串行∕解
2018-09-13 09:54:18
24 bits per pixelLVDS接口（1）、支持 single-link or dual-link（2）、最高像素時(shí)鐘：135MHz（3）、單路LVDS最高分辨率1600x1200（實(shí)際
2022-05-24 10:51:20
建立了所需的電氣連接，如圖 1 所示。請(qǐng)注意圖中箭頭表示信號(hào)方向。圖1 —JESD204B TX 至RX 鏈路的信號(hào)連接從 TX (tx_dataout) 到 RX 的信號(hào)是包含數(shù)據(jù)鏈路的串行解串器信道
2018-09-13 09:55:26
連接，如圖 1 所示。請(qǐng)注意圖中箭頭表示信號(hào)方向。圖 1 — JESD204B TX 至 RX 鏈路的信號(hào)連接從 TX (tx_dataout) 到 RX 的信號(hào)是包含數(shù)據(jù)鏈路的串行解串器信道信號(hào)。這些
2022-11-21 07:18:42
現(xiàn)在想用stc15單片機(jī)外部中斷0和外部中斷1來(lái)測(cè)雙路脈沖的占空比，實(shí)現(xiàn)的方法是先把定時(shí)器0設(shè)置成TMOD |=0x08(//T0開(kāi)始計(jì)時(shí)的條件是INT0腳為高電平及TR0置1時(shí))模式，以此來(lái)測(cè)P3
2021-07-14 17:10:51
用4路PWM給步進(jìn)驅(qū)動(dòng)器發(fā)送方波，如果關(guān)閉一路，會(huì)不會(huì)不影響其他3路呢？
2018-12-11 08:51:37
的。例如，DS90UB953-Q1串行器集成了許多功能支持這一目標(biāo)（圖2）。在內(nèi)部，串行器監(jiān)控自己的狀態(tài)，例如鎖定、有效時(shí)鐘和溫度。串行器還可監(jiān)視外部健康因素，如電源電壓和傳入的傳感器數(shù)據(jù)錯(cuò)誤。連續(xù)發(fā)送到解
2019-07-30 04:45:09
通訊 協(xié)議，可以通過(guò) TCP/IP 網(wǎng)絡(luò)遠(yuǎn)程采集開(kāi)關(guān)量數(shù)據(jù)。 設(shè)備同時(shí)帶有一個(gè) RS485 接口，可以將 RS485 接口數(shù)據(jù)轉(zhuǎn)到網(wǎng)絡(luò)傳輸，實(shí)現(xiàn)單串 口服務(wù)器功能。 特點(diǎn)：1800257 →24 路
2020-01-15 09:12:02
文末下載完整資料多路數(shù)據(jù)采集系統(tǒng)[1]（第一屆,1994年）（1）設(shè)計(jì)任務(wù)??設(shè)計(jì)一個(gè)八路數(shù)據(jù)采集系統(tǒng)，系統(tǒng)原理框圖如圖1.3.35所示。??主控器能對(duì)50米以外的各路數(shù)據(jù)，通過(guò)串行傳輸線（實(shí)驗(yàn)中用
2021-12-07 13:41:52
1路溫度和一路電位器可調(diào)電壓的ad采集的電路原理圖是什么？（先謝謝各位了）
2019-01-25 01:36:30
TM4C123GXL里面有個(gè)叫u***_dev_gamepad的例程，請(qǐng)問(wèn)我給板子上接一個(gè)傳感器，可否利用這個(gè)例程采集4路數(shù)據(jù)，如果可以如何去做或者說(shuō)做什么修改，本人是個(gè)新手當(dāng)前只需要使用ADC這個(gè)功能，而且自己不會(huì)寫(xiě)程序。謝謝各位大神
2018-08-15 07:37:28
現(xiàn)在需要一個(gè)4路輸出的DC/DC電源（參考power one 的BP4320）,已有一個(gè)2路輸出的DC/DC模塊。如何把這個(gè)2路變成4路的（電壓不變，功率平分）？
2019-10-11 06:22:42
，你可以實(shí)現(xiàn)更高的性能—最多比傳統(tǒng)SAW示波器高9倍。 圖1：SAW示波器和TI LMK03328的10G鏈路性能一個(gè)低相位噪聲基準(zhǔn)時(shí)鐘轉(zhuǎn)化為串行鏈路中其它關(guān)鍵塊的更高抖動(dòng)允許量分配。隨著數(shù)據(jù)速率快速
2018-09-05 16:07:30
程度！隨著數(shù)據(jù)速率的增加，鏈路抖動(dòng)允許量變得越來(lái)越嚴(yán)格。硬件工程師將主要精力放在如何使他們的整個(gè)線路卡能夠支持最大吞吐量，而為基準(zhǔn)時(shí)鐘產(chǎn)生的隨機(jī)抖動(dòng)分配盡可能小的允許量。針對(duì)基準(zhǔn)時(shí)鐘，對(duì)于一條25GbE
2022-11-18 07:31:24
DC1954A-D，LTC6954-4演示板低相位噪聲，三路輸出時(shí)鐘分配器/驅(qū)動(dòng)器，3路LVDS / CMOS輸出（DC590或DC2026）。演示電路1954A采用LTC6954-4，一種低相位噪聲，三輸出時(shí)鐘分配器/驅(qū)動(dòng)器。 DC1954A有四種選擇，每種版本的LTC6954都有一種
2019-02-21 07:36:59
求個(gè)5路話音合路電路（五路耳麥的話音合成一路輸出），以及對(duì)五路合成后的語(yǔ)音放大后能輸出給五個(gè)相同的耳麥揚(yáng)聲器，能保證各揚(yáng)聲器在分別接1個(gè)或多個(gè)時(shí)，都有足夠的功率，保證聲音清晰
2016-12-14 23:42:56
）的數(shù)據(jù)，然后將 RGB 色彩的并行總線信號(hào)與控制信號(hào)轉(zhuǎn)換為 LVDS 串行化數(shù)據(jù)流，以便通過(guò)單條雙絞線對(duì)線纜傳輸。線纜另一端的配套解串器可擴(kuò)展返回至并行接口的視頻信號(hào)，該接口連接顯示器或主機(jī)。德州儀器
2018-09-17 16:10:00
的時(shí)鐘）。高速時(shí)鐘如何驅(qū)動(dòng)串行鏈路？我應(yīng)該在哪里連接？以上來(lái)自于谷歌翻譯以下為原文Hi all, I want to connect twoFreeware ML605 boards
2019-02-13 06:22:28
具有單個(gè) CSI-2 輸出的四路 3Gbps FPD-Link III 解串器集線器 Function Deserializer Color depth (bpp) 12
2022-12-07 14:29:10
10MHz – 135MHz 28 位平板顯示器鏈路 LVDS 串行解串器發(fā)送器 Function Serializer Color depth (bpp) 24 Input
2022-12-07 14:29:16
摘要：對(duì)于MAX9209/MAX9222等多通道輸入的LVDS串行/解串器，測(cè)量接收器的延遲裕量以判斷它們的抖動(dòng)容限是一種行之有效的方法。雖然一些文獻(xiàn)給出了接收端的延遲定義，但還沒(méi)有公認(rèn)
2009-04-22 09:54:40
2022 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論