和?x16 配置中均可提供高達(dá)?2133Mbps 的數(shù)據(jù)傳輸速率，并可與1.5V DDR3實(shí)現(xiàn)100%兼容。目前，華邦的?DRAM 產(chǎn)品布局包括1Gb-4Gb DDR3、128Mb-2Gb DDR
2022-04-20 16:04:03
2554 
最近我在調(diào)試自制6657板子的DDR3初始化，發(fā)現(xiàn)一個(gè)很奇怪的現(xiàn)象，百思不得其解，我分別用GEL和KEYSTONE DDR3 INIT 在6657EVM開(kāi)發(fā)板上做DDR3初始化，是沒(méi)有問(wèn)題的，我用
2019-01-08 10:19:00
的命令重排和調(diào)度使得數(shù)據(jù)在最大吞吐量時(shí)也能有效的傳輸。通過(guò)打開(kāi)和關(guān)閉DDR3 SDRAM的行來(lái)實(shí)現(xiàn)最大效率的使用數(shù)據(jù)，地址和命令總線。命令的重排順序在命令FIFO中。DDR3內(nèi)存控制器檢查在命令FIFO中
2018-01-18 22:04:33
請(qǐng)教各位大蝦：
怎樣實(shí)現(xiàn)6678和DDR3間的EDMA操作，哪位高手有相關(guān)的代碼可以共享哈
還有就是當(dāng)從DDR3中將數(shù)據(jù)一維搬至DSP中，處理完后再將DSP中的數(shù)據(jù)二維放至DDR3中時(shí)需要配置哪些寄存器，具體怎樣配置 謝謝??！~
2018-06-21 16:49:06
嗨，我是FPGA領(lǐng)域的新手。現(xiàn)在我正在使用Genesys2。我必須控制DDR3內(nèi)存。我在Digilent網(wǎng)站上找到了一些使用micrlaze處理器的DDR3示例。但是，在我的情況下，我不必
2019-05-05 15:29:38
為了實(shí)現(xiàn)更強(qiáng)大的系統(tǒng)操作，DDR3 SDRAM驅(qū)動(dòng)器設(shè)計(jì)通過(guò)降低電容得到了增強(qiáng)，動(dòng)態(tài)片上端接（ODT）和新的校準(zhǔn)方案。電容減少來(lái)自于使用新的合并驅(qū)動(dòng)器。使用新驅(qū)動(dòng)程序，組成輸出驅(qū)動(dòng)程序的電路共享用于ODT。DDR2上使用單獨(dú)的結(jié)構(gòu)作為輸出驅(qū)動(dòng)器和終端阻抗。
2019-05-23 08:20:56
? ?在調(diào)試335x的DDR3時(shí)，用的是CCS，非操作系統(tǒng)調(diào)試。
? ?按TI給的AM335x——StarterKit.gel，這個(gè)文件導(dǎo)入到CCS,debug的時(shí)候，DDR3可以驅(qū)動(dòng)，讀寫正常。按
2018-06-21 10:59:20
最近在做DDR3的仿真測(cè)試，寫一個(gè)自定義的總線轉(zhuǎn)換成avalon總線，和DDR3的控制器（EMIF）互聯(lián)，傳輸數(shù)據(jù)，但是出現(xiàn)了有readdatavalid信號(hào)，而readdata一直是不定態(tài)的狀況
2016-05-25 20:20:21
1概述 當(dāng)今計(jì)算機(jī)系統(tǒng)DDR3存儲(chǔ)器技術(shù)已得到廣泛應(yīng)用，數(shù)據(jù)傳輸率一再被提升，現(xiàn)已高達(dá)1866Mbps.在這種高速總線條件下，要保證數(shù)據(jù)傳輸質(zhì)量的可靠性和滿足并行總線的時(shí)序要求，對(duì)設(shè)計(jì)實(shí)現(xiàn)提出
2014-12-15 14:17:46
轉(zhuǎn)載DDR3內(nèi)存詳解，存儲(chǔ)器結(jié)構(gòu)+時(shí)序+初始化過(guò)程2017-06-17 16:10:33a_chinese_man閱讀數(shù) 23423更多分類專欄：硬件開(kāi)發(fā)基礎(chǔ)轉(zhuǎn)自：首先，我們先了解一下內(nèi)存的大體結(jié)構(gòu)工作流程，這樣會(huì)比較容量理解這些參數(shù)在其...
2021-07-27 07:10:34
通過(guò)DDR3內(nèi)存名MT41J128M16-16Meg*16*8Banks通過(guò)命名怎樣算出內(nèi)存的大??？
2017-06-15 21:19:11
DDR3（double-data-rate three synchronous dynamic random accessmemory）是應(yīng)用在計(jì)算機(jī)及電子產(chǎn)品領(lǐng)域的一種高帶寬并行數(shù)據(jù)總線。DDR3 在 DDR2
2019-05-22 08:36:26
DDR3基礎(chǔ)詳解最近在IMX6平臺(tái)下做DDR3的測(cè)試接口開(kāi)發(fā)，以前在學(xué)習(xí)嵌入式時(shí)，用的是官方源碼，沒(méi)有做過(guò)多的研究。此時(shí)需要仔細(xì)研究DDR3的引腳與時(shí)序，此篇是我在學(xué)習(xí)DDR3做的歸納與總結(jié)，其中有
2021-07-28 09:02:52
共享交流一下，DDR3布線技巧
2016-01-08 08:17:53
CPU的DDR3總線只連了一片DDR3，也沒(méi)有復(fù)用總線將DDR3的CS直接拉到地的話，DDR3初始化不成功所以說(shuō)DDR3的CS信號(hào)是通過(guò)沿采樣的嗎，電平采樣不行？無(wú)法理解啊還是有其他方面原因
2016-11-25 09:41:36
本帖最后由 一只耳朵怪 于 2018-6-21 15:24 編輯
各位好！關(guān)于DDR3，之前有小結(jié)過(guò)如果進(jìn)行DDR3的SW leveling和進(jìn)行EMIF4寄存器的配置。但是調(diào)試時(shí)，如果進(jìn)行DDR3的問(wèn)題定位，現(xiàn)小結(jié)一下，附上相關(guān)文檔。如有相關(guān)問(wèn)題，可在樓下跟帖討論。謝謝！
2018-06-21 04:01:01
專家，你好，想節(jié)省代碼設(shè)計(jì)的周期，請(qǐng)問(wèn)是否可以提供6670的DDR3的驅(qū)動(dòng)例子？謝謝
2018-06-21 13:34:52
DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之處?
2021-03-12 06:22:08
你好，ISE版本為13.3，modelsim版本為10.1c 64bit.MIG工具為ddr3生成mcb。modelsim的transcript窗口中的消息如下
2019-07-08 08:44:42
先生/女士 我已經(jīng)編寫了用于矩陣轉(zhuǎn)置的vhdl代碼但是我得到結(jié)果的問(wèn)題意味著當(dāng)我插入輸入，時(shí)鐘的值時(shí)，它沒(méi)有顯示任何東西。為什么它發(fā)生我無(wú)法理解...這里我我附上我的代碼結(jié)果......matrix.docx 11 KB
2020-03-11 09:33:36
矩陣的行列和轉(zhuǎn)置間的關(guān)系和特性是什么？方陣的特征值和特征向量是什么？
2021-06-21 07:44:55
? ? ? BeagleBone的參考設(shè)計(jì)中，DDR3設(shè)計(jì)是DDR3 Device without VTT Termination。而其他的AM335X的參考設(shè)計(jì)都是有VTT Termination
2018-06-21 03:05:42
因?yàn)楣ぷ鞯男枰罱隽讼?b class="flag-6" style="color: red">DDR3 IP核的讀寫仿真，仿真過(guò)程中DDR寫數(shù)據(jù)正常，但在對(duì)DDR讀取數(shù)據(jù)時(shí)出現(xiàn)以下的情況：1.MEM_DQ、MEM_DQS、MEM_DQSN始終為高阻態(tài)
2019-12-26 23:11:56
://pan.baidu.com/s/1s402 密碼: 9362 播放密碼：QQ521122524以上為其中一節(jié)課程完整版視頻內(nèi)容：4顆DDR3拓?fù)渲v解4顆DDR3布局方法DDR3電氣規(guī)則設(shè)置等長(zhǎng)設(shè)置DDR3信號(hào)分組等長(zhǎng)原理DDR3等長(zhǎng)設(shè)置DDR3電源處理DDR3布線繞線`
2014-12-17 21:16:37
視頻內(nèi)容：4顆DDR3拓?fù)渲v解4顆DDR3布局方法DDR3電氣規(guī)則設(shè)置等長(zhǎng)設(shè)置DDR3信號(hào)分組等長(zhǎng)原理DDR3等長(zhǎng)設(shè)置DDR3電源處理DDR3布線繞線
2015-07-30 21:34:09
DDR3 SDRAM內(nèi)存的總線速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個(gè)架構(gòu)毫無(wú)疑問(wèn)
2019-04-22 07:00:08
本次發(fā)布 Gowin DDR3參考設(shè)計(jì)。Gowin DDR3 參考設(shè)計(jì)可在高云官網(wǎng)下載，參考設(shè)計(jì)可用于仿真，實(shí)例化加插用戶設(shè)計(jì)后的總綜合，總布局布線。
2022-10-08 08:00:34
Achieving High Performance DDR3 Data Rates in Virtex-7 and Kintex-7 FPGAs。Xilinx官方DDR3資料。
2016-05-27 16:39:58
DDR3的IP核配置完畢后，產(chǎn)生了好多文件，請(qǐng)問(wèn)如何調(diào)用這些文件實(shí)現(xiàn)DDR3的讀寫呢？看了一些文章，說(shuō)是要等到local_init_done為高電平后，才能進(jìn)行讀寫操作。請(qǐng)問(wèn)DDR3的控制命令如
2016-01-14 18:15:19
借助于.NET類，labview實(shí)現(xiàn)了PDF轉(zhuǎn)WORD的功能，這個(gè)功能還挺有用的。歡迎下載使用
2021-11-19 15:25:55
他vc707上運(yùn)行我們的測(cè)試SW，那將是很棒的。這肯定有助于追查問(wèn)題。該應(yīng)用程序擴(kuò)展了hello world示例，緩沖區(qū)放置在DDR3中。 heloworld.c和lscript.ld是附加的。提前致謝lscript.ld 5 KBhelloworld.c 3 KB
2019-09-09 10:20:26
看完保證你會(huì)做DDR3的仿真
2015-09-18 14:33:11
StringSrc變量和StringDst變量放在DDR2中固定位置。1）在cmd中給變量安排地址2）給變量賦初值以及分配地址空間3、為了實(shí)現(xiàn)矩陣的轉(zhuǎn)置，用AB類傳輸，關(guān)鍵在與對(duì)PaRam參數(shù)的設(shè)置，其他的按鍵觸發(fā)
2015-10-16 09:45:34
DDR3的頻率就是外頻的8倍 133=1066DDR2和DDR3的區(qū)別內(nèi)存相對(duì)于DDR2內(nèi)存，其實(shí)只是規(guī)格上的提高，并沒(méi)有真正的全面換代的新架構(gòu)。DDR3接觸針腳數(shù)目同。DDR2皆為240pin。但是
2014-12-30 14:35:58
1.5V。所以我必須使用bank 15而不是bank 14來(lái)實(shí)現(xiàn)DDR3內(nèi)存接口。這意味著現(xiàn)在我要使用12,13和12號(hào)銀行。 15用于DDR3內(nèi)存接口。可以使用這3個(gè)銀行進(jìn)行DDR3內(nèi)存接口嗎？使用不相鄰的銀行是一個(gè)問(wèn)題嗎？請(qǐng)幫幫我。問(wèn)候，Iroshana。
2020-04-17 07:54:29
第22章 DSP矩陣運(yùn)算-放縮，乘法和轉(zhuǎn)置矩陣本期教程主要講解矩陣運(yùn)算中的放縮，乘法和轉(zhuǎn)置。目錄第22章 DSP矩陣運(yùn)算-放縮，乘法和轉(zhuǎn)置矩陣22.1 初學(xué)者重要提示22.2 DSP基礎(chǔ)運(yùn)算指令
2021-08-11 08:41:19
，也無(wú)法安裝DDR3的內(nèi)存。ICMAX DDR型號(hào)總的來(lái)說(shuō)，DDR4和DDR3相比，在各個(gè)方面都有著明顯的提升，出色的功耗和更加強(qiáng)勁穩(wěn)定的性能給多任務(wù)處理和運(yùn)行大型游戲提供了堅(jiān)實(shí)的硬件基礎(chǔ)，在PC領(lǐng)域大多
2019-07-25 14:08:13
并不會(huì)注意一些數(shù)字上的差異，如DDR3和DDr2，或許大多數(shù)人都會(huì)追求時(shí)髦選擇DDR3，但是你真的了解DDR2與DDR3的區(qū)別嗎？作為消費(fèi)者，其實(shí)我們可主宰自己的命運(yùn)，用知識(shí)的武器捍衛(wèi)自己的選擇。下面
2011-12-13 11:29:47
自己畫的6657的板，發(fā)現(xiàn)DDR3初始化有問(wèn)題，初始化參數(shù)是按照芯片手冊(cè)來(lái)設(shè)置的，寫數(shù)據(jù)進(jìn)去會(huì)出錯(cuò)。初步懷疑是DDR3布線問(wèn)題,請(qǐng)問(wèn)TI的大神們，6657對(duì)DDR3的布線有什么具體的要求嗎？或者是
2018-06-21 05:42:03
了設(shè)計(jì)的一大挑戰(zhàn)。FPGA可通過(guò)在單個(gè)FPGA中實(shí)現(xiàn)多個(gè)視頻處理器來(lái)提供強(qiáng)大的處理能力。那么現(xiàn)在的挑戰(zhàn)就變成了要使數(shù)據(jù)盡快且高效地從FPGA進(jìn)出。DDR3存儲(chǔ)器系統(tǒng)在大多數(shù)情況下可以為這些基于FPGA的系統(tǒng)
2019-05-27 05:00:02
進(jìn)行了DDR3 SDRAM控制器的編寫，分析并提出了提高帶寬利用率的方法。最終將其進(jìn)行類FIFO接口的封裝，屏蔽掉了DDR3 IP核復(fù)雜的用戶接口，為DDR3數(shù)據(jù)流緩存的實(shí)現(xiàn)提供便利。系統(tǒng)測(cè)試表明，該
2018-08-02 09:34:58
作者：張鳳麒，張延彬，王忠勇；2018年電子技術(shù)應(yīng)用第7期摘要： 為了解決期貨行情數(shù)據(jù)加速處理中多個(gè)通道同時(shí)訪問(wèn)DDR3時(shí)出現(xiàn)的數(shù)據(jù)讀寫沖突問(wèn)題，實(shí)現(xiàn)了一種基于FPGA的DDR3六通道讀寫防沖突
2018-08-02 09:32:45
作者：吳連慧，周建江，夏偉杰摘要：為了解決視頻圖形顯示系統(tǒng)中多個(gè)端口訪問(wèn)DDR3的數(shù)據(jù)存儲(chǔ)沖突，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的DDR3存儲(chǔ)管理系統(tǒng)。DDR3存儲(chǔ)器控制模塊使用MIG生成DDR3控制器
2018-08-02 11:23:24
Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核實(shí)現(xiàn)高速率DDR3芯片控制的設(shè)計(jì)思想和設(shè)計(jì)方案。針對(duì)高速實(shí)時(shí)數(shù)字信號(hào)處理中大容量采樣數(shù)據(jù)通過(guò)DDR3存儲(chǔ)和讀取的應(yīng)用背景，設(shè)計(jì)和實(shí)現(xiàn)了
2018-08-30 09:59:01
大量收購(gòu)現(xiàn)代DDR3長(zhǎng)期回收現(xiàn)代ddr3，高價(jià)收購(gòu)現(xiàn)代DDR3.大量求購(gòu)現(xiàn)代DDR3.深圳帝歐專業(yè)電子回收，帝歐趙生***QQ1816233102/879821252郵箱dealic@163.com
2021-10-13 19:12:25
大量收購(gòu)現(xiàn)代DDR3長(zhǎng)期回收現(xiàn)代ddr3，高價(jià)收購(gòu)現(xiàn)代DDR3.大量求購(gòu)現(xiàn)代DDR3.深圳帝歐專業(yè)電子回收，帝歐趙生***QQ1816233102/879821252郵箱dealic@163.com
2021-10-13 19:18:05
如何借助于 MicroPython，實(shí)現(xiàn)你的 IoT 構(gòu)想？
2021-04-02 07:15:08
均衡的定義和重要性是什么如何實(shí)現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設(shè)計(jì)？
2021-05-07 06:21:53
DDR3存儲(chǔ)器控制器面臨的挑戰(zhàn)有哪些？如何用一個(gè)特定的FPGA系列LatticeECP3實(shí)現(xiàn)DDR3存儲(chǔ)器控制器。
2021-04-30 07:26:55
現(xiàn)在因?yàn)轫?xiàng)目需要，要用DDR3來(lái)實(shí)現(xiàn)一個(gè)4入4出的vedio frame buffer。因?yàn)槠邮褂玫氖莑attice的，參考設(shè)計(jì)什么的非常少。需要自己調(diào)用DDR3控制器來(lái)實(shí)現(xiàn)這個(gè)vedio
2015-08-27 14:47:57
大家好，我在DDR3規(guī)格中發(fā)現(xiàn)JEDEC79-3E定義VOH（DC）是DC輸出高測(cè)量級(jí)別（用于IV曲線線性）。但是沒(méi)有關(guān)于如何測(cè)量高輸出直流輸出的指南，特別是當(dāng)信號(hào)在高電壓時(shí)有環(huán)時(shí)，請(qǐng)參見(jiàn)附圖。誰(shuí)能
2019-04-17 13:59:13
的工作時(shí)鐘頻率。然而，設(shè)計(jì)至DDR3的接口也變得更具挑戰(zhàn)性。在FPGA中實(shí)現(xiàn)高速、高效率的DDR3控制器是一項(xiàng)艱巨的任務(wù)。直到最近，只有少數(shù)高端（昂貴）的FPGA有支持與高速的DDR3存儲(chǔ)器可靠接口的塊
2019-08-09 07:42:01
自建Spartan6 DDR3仿真平臺(tái)
2019-08-01 06:08:47
怎樣對(duì)DDR3芯片進(jìn)行讀寫控制呢？如何對(duì)DDR3芯片進(jìn)行調(diào)試？
2021-08-12 06:26:33
在DDR3 Datesheet 中經(jīng)常提到 AC175，AC150，DC100，DC90指的是什么意思？？？
2012-07-30 20:59:49
本帖最后由 sugarr 于 2012-3-7 10:14 編輯
求助，實(shí)現(xiàn)一下矩陣的轉(zhuǎn)置函數(shù)function r=rafun(y,M,N)y=reshape(y,M,N);f=@(x
2012-03-07 10:10:04
第22章 DSP矩陣運(yùn)算-放縮，乘法和轉(zhuǎn)置矩陣本期教程主要講解矩陣運(yùn)算中的放縮，乘法和轉(zhuǎn)置。目錄第22章 DSP矩陣運(yùn)算-放縮，乘法和轉(zhuǎn)置矩陣22.1 初學(xué)者重要提示22.2 DSP基礎(chǔ)運(yùn)算指令
2021-08-11 06:05:03
本帖最后由 一只耳朵怪 于 2018-6-20 11:34 編輯
各位專家好！剛剛學(xué)習(xí)DSP,還沒(méi)有入門。實(shí)驗(yàn)室購(gòu)買了TMS320C6678開(kāi)發(fā)板。請(qǐng)問(wèn)：1、為什么DSP需要外接DDR3?2
2018-06-20 00:40:57
背景：由于使用的是自己做的6678的板子，因此DDR3布線與EVM略有出入，DDR3無(wú)法運(yùn)行在1333速率，只能運(yùn)行在1066速率。現(xiàn)在想要在板子上實(shí)現(xiàn)Nor flash boot，因此嘗試
2018-08-06 07:33:54
我需要在V7中實(shí)現(xiàn)與DDR3 SDRAM相同的功能和接口。這意味著命令/地址，讀取數(shù)據(jù)和寫入數(shù)據(jù)流的方向與MIG的方向不同。這可以實(shí)現(xiàn)嗎？
2020-07-14 16:18:04
Quamtum-SI DDR3仿真解析
Automated DDR3 Analysis
2010-04-29 09:00:114257 
總結(jié)了DDR和DDR2，DDR3三者的區(qū)別，對(duì)于初學(xué)者有很大的幫助
2015-11-10 17:05:37
36 DDR3是目前DDR的主流產(chǎn)品，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫分離的方法。最開(kāi)始的DDR, 芯片采用的是TSOP封裝，管腳露在芯片兩側(cè)的，測(cè)試起來(lái)相當(dāng)方便；但是，DDRII和III就不一樣了，
2017-11-06 13:44:108454 
雖然新一代電腦/智能手機(jī)用上了DDR4內(nèi)存，但以往的產(chǎn)品大多還是用的DDR3內(nèi)存，因此DDR3依舊是主流，DDR4今后將逐漸取代DDR3，成為新的主流，下面我們?cè)賮?lái)看看DDR4和DDR3內(nèi)存都有哪些區(qū)別。相比上一代DDR3，新一代DDR4內(nèi)存主要有以下幾項(xiàng)核心改變：
2017-11-08 15:42:2330896 為了解決視頻圖形顯示系統(tǒng)中多個(gè)端口訪問(wèn)DDR3的數(shù)據(jù)存儲(chǔ)沖突，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的DDR3存儲(chǔ)管理系統(tǒng)。DDR3存儲(chǔ)器控制模塊使用MIG生成DDR3控制器，只需通過(guò)用戶接口信號(hào)就能完成DDR3
2017-11-18 18:51:256412 
我們通過(guò)Configuration,Package,Speed...等DDR3的命名可知道DDR3的容量，封裝，速度等級(jí)等信息。
2019-03-03 11:04:151909 
本文檔的主要內(nèi)容詳細(xì)介紹的是DDR和DDR2與DDR3的設(shè)計(jì)資料總結(jié)包括了：一、DDR的布線分析與設(shè)計(jì)，二、DDR電路的信號(hào)完整性，三、DDR Layout Guide，四、DDR設(shè)計(jì)建議，六、DDR design checklist，七、DDR信號(hào)完整性
2020-05-29 08:00:000 從成本的角度來(lái)看，DDR3也許的確要比DDR4低一些，所以從這個(gè)角度可以講通。
2020-09-08 16:28:234062 DDR4相比DDR3的相關(guān)變更點(diǎn)相比DDR3，DDR4存在諸多變更點(diǎn)，其中與硬件設(shè)計(jì)直接相關(guān)的變更點(diǎn)主要有：? 增加Vpp電源；? VREFDQ刪除；? CMD、ADD、CTRL命令的端接變更為
2021-11-06 20:36:0028 ??這篇文章我們講一下Virtex7上DDR3的測(cè)試?yán)?，Vivado也提供了一個(gè)DDR的example，但卻是純Verilog代碼，比較復(fù)雜，這里我們把DDR3的MIG的IP Core掛在Microblaze下，用很簡(jiǎn)單的程序就可以進(jìn)行DDR3的測(cè)試。
2022-08-16 10:28:581241 一、DDR3簡(jiǎn)介 ? ? ? ? DDR3全稱double-data-rate 3 synchronous dynamic RAM，即第三代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。所謂同步，是指DDR3數(shù)據(jù)
2022-12-21 18:30:051915 本文介紹一個(gè)FPGA開(kāi)源項(xiàng)目：DDR3讀寫。該工程基于MIG控制器IP核對(duì)FPGA DDR3實(shí)現(xiàn)讀寫操作。
2023-09-01 16:23:19745 
DDR3是2007年推出的，預(yù)計(jì)2022年DDR3的市場(chǎng)份額將降至8%或以下。但原理都是一樣的，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫分離的方法。
2023-10-18 16:03:56518 
DDR4和DDR3內(nèi)存都有哪些區(qū)別？ 隨著計(jì)算機(jī)的日益發(fā)展，內(nèi)存也越來(lái)越重要。DDR3和DDR4是兩種用于計(jì)算機(jī)內(nèi)存的標(biāo)準(zhǔn)。隨著DDR4內(nèi)存的逐漸普及，更多的人開(kāi)始對(duì)兩者有了更多的關(guān)注。 DDR3
2023-10-30 09:22:003905
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論