基于FPGA和AD1836的I2S接口設計

　　引言

　　AD1836是ADI 公司新推出的一款高性能的單片聲碼器，適用于數(shù)字音頻系統(tǒng)。它采用5V供電，數(shù)字接口輸入輸出電平為LVTTL電平，可以直接和一般的FPGA連接。

　　AD1836集成了3路立體的D/A和兩路立體的A/D，參考電壓為2.25V，為了降低信號的干擾，模擬信號的輸入輸出均采用差分的形式，輸入輸出模擬信號的最大峰峰值為5.6V。系統(tǒng)時鐘為12.288MHz，數(shù)據(jù)采樣率最高為96kHz，采樣位數(shù)最高為24位，可以通過SPI口方便地對內部功能寄存器進行配置，從而選擇相應的功能，例如：時鐘、工作模式、采樣率、采樣位數(shù)、工作A/D和D/A的路數(shù)等選擇。其中A/D和D/A的數(shù)字接口可以配置為I2S接口模式，本文主要以AD1836中的D/A為例介紹I2S接口的設計。

　　I2S總線協(xié)議簡介

　　I2S(Inter IC Sound Bus)是飛利浦公司為數(shù)字音頻設備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標準，它既規(guī)定了硬件接口規(guī)范，也規(guī)定了數(shù)字音頻數(shù)據(jù)的格式。I2S有三個主要的信號：

　　(1)串行時鐘BCLK，也叫位時鐘，即對應于數(shù)字音頻的每一位數(shù)據(jù)，BCLK都有一個脈沖。BCLK的頻率=2×采樣率×采樣位數(shù)。

　　(2)幀時鐘LRCLK，用于切換左右聲道的數(shù)據(jù)。LRCLK為“1”表示正在傳輸?shù)氖怯衣暤赖臄?shù)據(jù)，為“0”則表示正在傳輸?shù)氖亲舐暤赖臄?shù)據(jù)。LRCLK的頻率等于采樣頻率。

　　(3)串行數(shù)據(jù)SDATA，就是用二進制補碼表示的音頻數(shù)據(jù)。

　　有時為了使系統(tǒng)能夠更好的同步，還需要另外傳輸一個信號MCLK，稱為主時鐘，也叫系統(tǒng)時鐘，是采樣頻率的256倍或384倍。典型的I2S接口時序如圖1所示，對于系統(tǒng)而言，產(chǎn)生BCLK和LRCLK信號的信號端是主設備。I2S的數(shù)據(jù)線用于串行數(shù)據(jù)，當LRCLK變化(也就是左右通道的數(shù)據(jù)切換)，在第二個BLCK處數(shù)據(jù)開始，按照高位在先低位在后的順序進行傳輸。數(shù)據(jù)在BCLK的下降沿改變，在BCLK的上升沿進行數(shù)據(jù)的采樣。因此，在BCLK的上升沿處數(shù)據(jù)必須是穩(wěn)定的，接收端和發(fā)送端處理的有效數(shù)據(jù)的位數(shù)可以不同：如果接收端可處理的有效數(shù)據(jù)的位數(shù)多于發(fā)送端，將不足的數(shù)據(jù)位用0補足;反之，則將多余的數(shù)據(jù)位舍棄。

　　I2S接口硬件設計

　　本設計采用Altera公司的Stratix系列的FPGA，EP1S10672I7來實現(xiàn)AD1836中D/A的I2S接口設計。該芯片內核電壓為1.5V，I/O電壓為3.3V，符合AD1836數(shù)字接口輸入輸出電平要求，其中D/A部分的I2S接口硬件設計原理圖如圖2所示。

　　本設計中，將AD1836采樣時鐘設置為48kHz，采樣位數(shù)為24位。從AD1836數(shù)據(jù)手冊可知，其系統(tǒng)時鐘(MCLK)為12.288MHz，左右通道數(shù)據(jù)切換時鐘(LRCLK)等于采樣時鐘(48kHz)，數(shù)據(jù)位時鐘(DBCLK)為64×左右通道數(shù)據(jù)切換時鐘(3.072MHz)。所以串行數(shù)據(jù)線上傳輸?shù)氖?4位的有效數(shù)據(jù)，其余數(shù)據(jù)位時鐘周期對應的數(shù)據(jù)線上的數(shù)據(jù)為0，串行數(shù)據(jù)線DSDATA1、DSDATA2、DSDATA3分別對應于三路的立體D/A，所有的時鐘線和數(shù)據(jù)線均經(jīng)過下拉電阻后與FPGA的I/O相連。

　　基于FPGA的實現(xiàn)

　　邏輯模塊設計

　　FPGA內部邏輯模塊主要包括分頻模塊和D_A接口模塊，如圖3所示。其中分頻模塊將AD1836的系統(tǒng)時鐘12.288MHz分頻為3.072MHz(即位時鐘BCLK);start信號為模塊使能信號，為高時，D_A接口模塊將從DATIN引腳輸入的24位并行數(shù)據(jù)轉換為串行數(shù)據(jù)，從Datout引腳輸出;當左右通道時鐘切換時，輸入的24位并行數(shù)據(jù)也相應改變，同時從LRclk引腳輸出48kHz的左右通道數(shù)據(jù)切換時鐘，從Bclk引腳輸出3.072MHz的位時鐘信號。LRclk和Bclk都是在AD1836的系統(tǒng)時鐘(MCLK)的基礎上分頻得到的，從而保證了整個系統(tǒng)的同步性。