DMA 通道的狀態(tài)機與仲裁

　　DMA 的通道是指能夠控制數(shù)據(jù)從起點傳輸?shù)浇K點的邏輯資源以及相應的緩存空間。圖 3 展示了兩種類型通道在傳輸數(shù)據(jù)過程中的狀態(tài)機變化。其中虛線對應 AHB 到 AHB 的通道，實線對應 AHB 與 APB 間數(shù)據(jù)交換的通道。

　　AHB 與 APB 的數(shù)據(jù)交換以接收來自 AHB 的命令符作為傳輸?shù)拈_始。AHB 和 APB 能夠根據(jù)當前的緩存充溢情況獨立地發(fā)出總線請求。于是相應的邏輯各自進入 AHB_RD（WR）_REQ 和 APB_REQ 狀態(tài)，并根據(jù)目的地址與當前剩余的傳輸字節(jié)數(shù)來調整單次傳輸?shù)淖止?jié)。DMA 的 AHBMaster 和 APB Master 在狀態(tài)機的控制下，獨立地對 Read FIFO 或 Write FIFO 的一個端口進行操作。

　　類似地， AHB 數(shù)據(jù)通道在接收命令符以后，進入AHB_RD_REQ 狀態(tài)，在 FIFO 不足半滿的情況下，APB Mst從起始地址讀出數(shù)據(jù)放入緩存；在 FIFO 超過半滿的Signals情況下，AHB_WR_REQ 狀態(tài)從緩存中取出數(shù)據(jù)送至的地址。

　　由于在同一時刻只能有一個通道占有 AHB 或APB 總線，DMA 多通道的總線請求必須經(jīng)過仲裁器的仲裁。根據(jù)文獻［6］的分析，Round Robin 策略在相應多設備的請求中能最有效地利用已知帶寬。為了讓AHB 的傳輸減少延時，在不同類型通道間使用固定優(yōu)先級。在同類型通道間，使用 Round Robin 策略使各設備有相同幾率被服務。

　　DMA 握手信號路由陣列

　　當 AMBA 總線上的外設數(shù)量增加時，數(shù)據(jù)源設備與目標設備之間的對應關系也隨著數(shù)量線性增加。必須設計一種可以動態(tài)配置每個通道占有設備的方法，以減少通道的數(shù)量。

　　本文提出了一種基于握手信號路由陣列動態(tài)配置通道的方法。 DMA 的握手信號控制著通道起始和終止狀態(tài)。 DMA_REQ 信號是目標設備對 DMA 控制器的輸入，標識可以開始傳輸數(shù)據(jù)。當傳輸完成后，目標設備發(fā)出 DMA_ CMD_END 信號以通知 DMA 結束傳輸過程。由于目標設備處理總線數(shù)據(jù)的速度可能低于總線的傳輸速度，因此通常在總線接收端使用小規(guī)模的緩存。而握手信號即用來控制緩存數(shù)據(jù)不會在進入處理流程之前被來自總線的新數(shù)據(jù)覆蓋。

　　圖 4 展示了連接 8 個總線外設的 DMA 控制器的握手信號路由陣列的單元。2 個二級選擇器陣列分別用作 2 個握手信號的路由。H1~H8 是來自目標設備的握手信號。每個通道使用 2 個 4 選 1 和 1 個 2 選 1 的選擇器級聯(lián)成一個單元來從 8 個握手信號中選出當前占有通道設備的信號。在命令字獲取階段得到的目標設備地址映射為一個 8bit 的信號（如00000001，00000010），輸入 8/3 編碼器來產(chǎn)生陣列的選擇信號。當系統(tǒng)具有 16 個總線外設時，陣列單元為 4 個 MUX4、 2 個 MUX2 和最后一個 MUX2 的三級級聯(lián)，以此類推。

　　2.4 功耗管理和同步復位的實現(xiàn)

　　在 0.18μm 的工藝下，由于時鐘樹的反轉引起的電容充放電對功耗的貢獻達到了整體功耗的 30%~40%。一種有效的遏制此類功耗的方法是采用門控時鐘。使用低電平有效的鎖存器和與門串連的方法得到門控時鐘，可以避免時鐘毛刺的產(chǎn)生。

　　由于時鐘無效以后 DMA 模塊進入狀態(tài)鎖存，在下一次時鐘有效時，系統(tǒng)將以上一次時鐘關閉時鎖存的狀態(tài)進入運行。為了避免一個不確定的狀態(tài)在關閉時鐘時被鎖存，同步復位的電路將在時鐘關閉之前先復位所有觸發(fā)器電路。如圖 5 所示，一個兩級移位寄存器電路的輸出用來產(chǎn)生門控時鐘的使能信號 CLK_DISABLE。當 Soft_Rst 信號為低時，門控時鐘的使能信號為 0，DFF3 輸入為 0，時鐘正常輸入。當需要關閉時鐘時，Soft_Rst 先通過 APB 總線被寫高，在第 1 個 APB 時鐘周期后，模塊同步復位成功且 Soft_Rst 已經(jīng)移位至 DFF1 的輸出，隨后組合邏輯把使能信號拉高，DFF3 的輸入信號為 1。在第 2 個 APB 時鐘上升沿，DFF3 輸出為高，在隨后到來的相應時鐘域的低電平時段，LAT 通路，于是時鐘被關閉。

　　仿真結果與性能

　　經(jīng)過 Design Compiler 邏輯綜合，DMA 控制器在 SMIC 0.18um 的工藝下，能夠達到 AHB 時鐘域 180MHz，APB 時鐘域 90MHz 的工作頻率。

　　ALP3310 是基于 AMBA 總線開發(fā)并采用了該 DMA 控制器的 32 位 RISC 處理器，含有 UART、I2C 等 16 個總線外設。DMA 控制器具有 2 個 AHB 數(shù)據(jù)通道，6 個 AHB 與 APB的數(shù)據(jù)通道。

　　不同的內部結構和系統(tǒng)仲裁的實現(xiàn)都會影響 DMA 的總線占有率。仿真表明，忽略 AHB 總線競爭以及 DMA 內部通道競爭的影響，DMA 的 AHB 端口平均每 10 個 AHB 周期可以完成 4 個 Word 的傳輸，達到約 280MB/s 的傳輸速度。

　　在 AHB 和 APB 上對比 DMA 與軟件傳輸數(shù)據(jù)的速度。在 AHB 上，分別用微處理器和 DMA 將 SRAM 中的 128 個字節(jié)的數(shù)據(jù)搬移到 SRAM 的另一段地址中。如表 2 所示，DMA 的 AHB 傳輸對比軟件傳輸具有 80.0%的速度優(yōu)勢。

　　對于 APB 的傳輸，通過微處理器直接寫 APB 外設花費了 7 100 個 AHB 周期。而寫入 SRAM 僅花費了 5 400 個 AHB周期，并且微處理器隨即被釋放，剩余的工作由 DMA 完成，從而減少了 26.7%的傳輸時間。

　　本文提出了面向 AMBA 總線的 32 位高性能 DMA 控制器的設計方法，引入了雙時鐘域、同步復位門控時鐘和握手信號路由陣列的設計，并根據(jù)仿真結果進行了性能分析。實驗結果表明，采用了該 DMA 控制器的 32 位 RISC 處理器 ALP3310 的總線傳輸速度得到大幅提高。