假設實現(xiàn)各種基本構建塊系統(tǒng)功能的最佳，最快速，最簡單的方法是通過軟件算法和最小的方法，這很容易理解。 “硬件”（電路）。畢竟，強大的處理器，存儲器，模數(shù)（ADC）和數(shù)模（DAC）轉換器隨時可用，易于使用且相對便宜。

然而現(xiàn)實是所有基于硬件，電路的解決方案通常都是更好的方法。為了在特定情況下得出“最佳”答案，設計人員需要考慮許多設計因素和性能目標之間的權衡。本文將從無處不在的比較器的角度探討視角，無論是否有滯后現(xiàn)象。

從基本的比較器電路開始

比較器從近處廣泛使用DC到RF，以及多種類型的系統(tǒng)和應用。它有一個非常簡單的功能描述，可以通過簡單的電路或幾行代碼實現(xiàn)。

從概念上講，它同時看兩個模擬信號作為輸入，其中一個是通常是一個參考信號（圖1）。如果信號大于另一個，則它呈現(xiàn)高（邏輯1）輸出;對于相反的情況，它呈現(xiàn)低（邏輯0）輸出（圖2）。

圖1：比較器功能的符號非常簡單，功能也很簡單;它顯示了兩個輸入，其中一個通常（但不一定）是相對靜態(tài)的閾值。 （圖像來源：ElProCus）

圖2：在這個基本的典型應用中，比較器通過其5伏輸出打開或關閉LED輸入信號低于或高于2.5伏閾值。 （圖像來源：ElProCus）

在許多情況下，但并非所有情況下，兩個輸入信號中的一個不是未知信號，而是一個相當靜態(tài)的閾值，限制或警報值，第二個正在比較信號。在其他情況下，比較器用于在分集天線或多輸入/多輸出（MIMO）接收機場景中選擇優(yōu)選信號，以判斷兩個（或更多）動態(tài)信號中的哪一個更強，因此更受歡迎。

它們還可用于物理緊湊的情況，例如硬盤驅動器（HDD），以便實時確定來自磁盤盤片讀頭的失真，變化和奇形狀信號是否代表0或1，判決門限可以提前固定，也可以通過讀通道算法動態(tài)調整。

比較器的硬件實現(xiàn)

模擬比較器使用運算放大器很容易實現(xiàn)。盡管可以這樣做，但使用標準線性增益運算放大器通常不是一個好的設計實踐，因為開環(huán)增益，穩(wěn)定性和其他細微之處的問題會對性能產生不利影響。相反，專門設計為比較器的運算放大器是更好的選擇。這些在供應商組件選擇列表中單獨調出。

供應商提供的數(shù)百甚至數(shù)千個比較器。代表性的比較器是ADI公司的CMP401（圖3，上圖）。這款低功耗器件包括兩個階段：模擬輸入級，可以采用+3 V單電源供電，也可以采用雙極性±6 V電源供電，然后是兼容3/5 V邏輯的數(shù)字輸出級。

關鍵性能參數(shù)是傳播延遲，它指定輸入狀態(tài)更改在輸出中顯示所需的時間。對于CMP401，此延遲僅為23納秒（ns），如圖3的示波器顯示所示。

圖3：由于其兩級設計，ADI公司的CMP401比較器可以處理與數(shù)字邏輯輸出不同的模擬信號（頂部）; 20 MHz信號的傳播延遲剛好超過20 ns（下圖）。 （圖像來源：Analog Devices，Inc。）

某些“報警”比較器設計包括鎖存，即使輸入信號回到閾值以下，比較器輸出仍保持在觸發(fā)電平。鎖定輸出有多種用途。最重要的是，它確保系統(tǒng)和處理器仍能看到輸出狀態(tài)變化，即使比較器輸入恢復到預閾值。

使用這種方法，處理器可以掃描比較器輸出定期而不是讓它中斷處理器。此外，這意味著當輸入改變時警報輸出不會打開和關閉，這將是煩人的并且還使系統(tǒng)處理器和軟件負擔。系統(tǒng)軟件通過內置于鎖存功能的復位線故意清除該鎖存器。

即使使用真正的比較器而不是運算放大器，該電路仍有潛在的缺點。當信號彼此非常接近時，輸出將在信號經歷其常規(guī)的微小變化時高速來回切換。在這樣做時，比較器輸出將正確但令人煩惱地在高和低狀態(tài)之間振蕩。

這可能對系統(tǒng)造成很大破壞，因為它會一直指示是否超出報警條件超出并繼續(xù)中斷系統(tǒng)處理器以獲得響應。此外，即使兩個信號的值沒有這些正常的微小變化但彼此非常接近，由布局，EMI/RFI和其他原因引起的不可避免的信號和分量噪聲將刺激比較器上的連續(xù)顫動輸出。

幸運的是，有一個簡單的電路解決方案：向比較器電路添加遲滯（圖4）。為簡單起見，假設比較器的一個輸入是固定的，另一個是未知信號。

圖4：滯后在原始閾值的任一側添加上限閾值和下限閾值，感興趣的信號必須超過（或低于）在比較器輸出改變狀態(tài)之前，即使信號通過閾值本身。 （圖像來源：實驗室頁面/英國）

對于滯后，如果未知信號低于固定閾值，輸出將不會改變，直到信號超過閾值一定量（由組件值設置并超過閾值上限。同樣，如果信號高于閾值，比較器將不會改變輸出狀態(tài)，直到信號低于下限閾值相同的量（圖5）。

圖5：通過向比較器添加一對電阻，建立了上下磁滯界限;這些電阻的比率使用應用筆記和手冊中的簡單公式確定滯后量。 （圖像來源：實驗室頁面/英國）

通常，滯后帶設置在滿量程范圍的1％到5％之間。雖然幾乎所有比較器都使用滯后來最大限度地減少抖動，但決定其值是經典的工程權衡。如果設置太緊，可能仍會有太多的喋喋不休;如果將其設置得更寬以進一步減少抖動，則可能會錯過一些合法事件，直到為時已晚。請注意，在某些設計中，固定電阻器由軟件可控電阻器（數(shù)字電位器）代替，允許系統(tǒng)處理器根據(jù)需要更改滯后帶。

無論比較器具體如何，這種基于硬件的方法有幾個優(yōu)點：

它獨立于系統(tǒng)處理器運行，因此不會對該資源造成任何負擔，除非有比較器輸出轉換通過中斷或數(shù)字I/O向處理器發(fā)出信號。

它是可靠的，有助于系統(tǒng)完整性，因為高/低決策是在沒有任何軟件干預的情況下做出的，因此對安全相關的警報具有吸引力。在某些系統(tǒng)中，比較器的輸出實際上是硬連線到報警指示燈或燈。

電路可以處理快速變化的寬帶信號，其響應僅受比較器速度的限制;可以處理千兆赫范圍信號的比較器很容易獲得。

替代硬件比較器的軟件

基于電路的比較器功能是有效的，但它有成本方面的成本。印刷電路板空間，BOM上的組件以及相對缺乏可調整性。另一種方法是使用基于軟件的信號處理并利用可能已經存在的電路。

從概念上講，這個過程很簡單。要比較的信號首先被數(shù)字化，這可能需要為系統(tǒng)功能完成。請注意，如果只有一個外部輸入而另一個輸入是程序設置的閾值，則只需要將一個外部輸入信號數(shù)字化。

接下來，軟件執(zhí)行簡單的“比較” “數(shù)字化值或單個值與閾值數(shù)量相關，決定哪個信號更大，并將輸出標志設置為1或0.然后反復重復此過程（圖6）。在實際設計中，還有一項額外的前期任務是在比較之前對數(shù)字化信號或信號實施加權平均。這最小化了ADC量化誤差和最低有效位（LSB）抖動的影響。

圖6：比較器功能的核心可以用軟件實現(xiàn)，程序相對簡單，遵循簡單的流程圖。 （圖像來源：Digi-Key Electronics）

雖然比較器程序代碼的流程圖很簡單，但最終程序將有額外的代碼來檢查特殊情況和錯誤情況。大多數(shù)設計使用輸入樣本的一些平均值來減少輸入信號和ADC量化噪聲的影響。

現(xiàn)在的問題是，“這個小軟件循環(huán)有多快要循環(huán)以確保它沒有錯過數(shù)字化樣本，從而改變信號狀態(tài)？“

奈奎斯特理論提供了答案：以等于數(shù)字化的速率，數(shù)字化本身應該至少是信號最高頻率的兩倍。實際上，采樣率通常是克服噪聲，抖動和其他數(shù)字化偽像的最高頻率的五倍。結果是一個小的軟件循環(huán)以與信號的奈奎斯特速率相稱的速率運行。

與基于硬件的方法類似，軟件中的簡單比較會導致輸出抖動。因此，必須擴展簡單流程圖以添加滯后功能（圖7）。在軟件版本中，可以根據(jù)需要輕松更改滯后值，這是優(yōu)于硬件方法的優(yōu)勢。

圖7：添加滯后需要更多代碼來實現(xiàn)額外的比較，如流程圖所示，但仍然是相對簡單的程序;最終的程序將添加預期和適應可能的錯誤條件或工件的元素。 （圖片來源：Digi-Key Electronics）

程序的滯后部分必須確定兩件事：

最新數(shù)據(jù)樣本是否大于（或小于）之前的數(shù)據(jù)樣本一個？

它是否越過了上限（或下限）的滯后閾值？如果兩者的答案都是“是”，則應翻轉比較器輸出狀態(tài)。

這樣，代碼模擬基于運算放大器的電路的功能，但硬件較少并具有額外的靈活性。但是，代碼還必須包括錯誤和錯誤數(shù)據(jù)檢查，以及檢查那些在現(xiàn)實世界信號中不可避免地會發(fā)生的不可能或無意義的事件。這可確保傳感器信號，ADC或電路中的噪聲不會導致錯誤的輸出狀態(tài)。

結論

對于廣泛使用的功能，如比較器，設計人員通?？梢钥紤]基于硬件和基于軟件的方法。軟件方法需要更少的組件并具有更大的靈活性。但是，它適用于降低速度和降低更新速率。

全硬件方法使設計人員可以放心使用熟悉的設備，可應用于各種應用要求，從低到低高速。在A/D轉換和軟件比較需要昂貴，耗電，高速轉換器和快速，高度可預測的軟件循環(huán)時，這一點尤其重要。

無論采用何種方法，每個都需要注意細節(jié)以避免信號偽影，抖動和其他毛刺的不良后果。