音樂(lè)邏輯測(cè)試筆,Logic test circuits
關(guān)鍵字:邏輯測(cè)試電路圖,HY88
電路如圖所示。由一對(duì)互補(bǔ)型信號(hào)檢測(cè)控制管VT1、VT2及一片8聲效音樂(lè)集成電路HY-88等組成,采用微型揚(yáng)聲器發(fā)聲,根據(jù)不同音樂(lè)來(lái)判斷被測(cè)邏輯狀態(tài)。
電路原理:電路中.HY-88是一片采用PCB(印刷線路板式軟封裝)封裝的8聲效音樂(lè)集成電路,它有s1~s8共8個(gè)觸發(fā)控制端,低電平觸發(fā)有效,對(duì)應(yīng)著內(nèi)部ROM(只讀存儲(chǔ)器)預(yù)先存儲(chǔ)的8種動(dòng)物叫聲,分別是蟲(chóng)叫、蟋蟀、青蛙、布谷鳥(niǎo)、貓、狗、牛及馬蹄聲。調(diào)整振蕩電阻R4可改變叫聲音調(diào),音頻信號(hào)經(jīng)VT3放大后驅(qū)動(dòng)揚(yáng)聲器BL發(fā)聲。VD1、VD2是降壓二極,以使其Vdd,Vss間的工作電壓符合2.5V~4.5V范圍要求。該邏輯筆的檢測(cè)狀態(tài)為:(1)當(dāng)探針T未接觸電路或檢測(cè)到“懸空”時(shí),VT1和VT2均截止,Ic的觸發(fā)端s1、s2分別被R3、R2上拉為“1”,IC不工作,BL無(wú)聲;(2)當(dāng)探針T檢測(cè)到“O”時(shí),VT1截止,VT2導(dǎo)通,s2為“1”,s1被“0”觸發(fā),BL發(fā)出蟲(chóng)鳴聲;(3)當(dāng)探針T檢測(cè)到“1”時(shí),VT1導(dǎo)通,VT2截止,S1為“1”,S2被“0”觸發(fā),BL發(fā)出蟋蟀叫聲;(4)當(dāng)探針T檢測(cè)到“CP”脈沖時(shí),、VT1、VT2輪流導(dǎo)通,s1、S2被交替觸發(fā),BL產(chǎn)生蟋蟀和蟲(chóng)兩種嗚叫聲。
作者:沈左

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
半導(dǎo)體WAT測(cè)試的常見(jiàn)結(jié)構(gòu)
WAT(Wafer Acceptance Test)測(cè)試,也叫PCM(Process Control Monitoring),對(duì)Wafer 劃片槽(Scribe Line)測(cè)試鍵(Test

音樂(lè)盒芯片方案——N9305音樂(lè)芯片
音樂(lè)盒芯片方案開(kāi)發(fā)音樂(lè)盒,作為一種融合藝術(shù)與機(jī)械智慧的精巧物件,散發(fā)著獨(dú)特魅力。它以靈動(dòng)的音符為載體,承載著人們的情感、回憶與祝福。從孩童手中開(kāi)啟夢(mèng)幻世界的木質(zhì)八音盒,到戀人間傳遞愛(ài)意的精致音樂(lè)

【硬件方向】名企面試筆試真題:大疆創(chuàng)新校園招聘筆試題
名企面試筆試真題:大疆創(chuàng)新校園招聘筆試題-硬件
是幾年前的題目,不過(guò)值得參考一下哦
純分享貼,有需要可以直接下載附件獲取完整資料!
(如果內(nèi)容有幫助可以關(guān)注、點(diǎn)贊、評(píng)論支持一下哦~)
發(fā)表于 05-16 17:31
LMS Test.Lab:振動(dòng)噪聲測(cè)試領(lǐng)域的全能王者
LMS Test.Lab 是西門(mén)子旗下(原比利時(shí)LMS國(guó)際公司開(kāi)發(fā))的一款領(lǐng)先的振動(dòng)噪聲(NVH,Noise, Vibration, and Harshness)測(cè)試與分析系統(tǒng)。它廣泛應(yīng)用于汽車(chē)
發(fā)表于 04-23 15:25
Display下面測(cè)試Test模式出錯(cuò)的原因?
Display下面測(cè)試Test模式。如Test模式SET會(huì)報(bào)I2C錯(cuò)誤。Splash Images里面set。第一次會(huì)閃一下就黑了。再點(diǎn)set就報(bào)I2C錯(cuò)誤
發(fā)表于 02-26 06:36
CP測(cè)試與FT測(cè)試有什么區(qū)別
本文介紹了在集成電路制造與測(cè)試過(guò)程中,CP(Chip Probing,晶圓探針測(cè)試)和FT(Final Test,最終測(cè)試)的概念、流程、難點(diǎn)與挑戰(zhàn)。 ? 在集成電路(IC)制造與
CP測(cè)試和WAT測(cè)試有什么區(qū)別
本文詳細(xì)介紹了在集成電路的制造和測(cè)試過(guò)程中CP測(cè)試(Chip Probing)和WAT測(cè)試(Wafer Acceptance Test)的目的、測(cè)試

西門(mén)子推出Tessent In-System Test軟件
西門(mén)子數(shù)字化工業(yè)軟件日前推出 Tessent In-System Test 軟件,作為一款突破性的可測(cè)試性設(shè)計(jì)(DFT)解決方案,旨在增強(qiáng)下一代集成電路(IC)的系統(tǒng)內(nèi)測(cè)試能力。
14-24-Logic-EVM用戶指南
電子發(fā)燒友網(wǎng)站提供《14-24-Logic-EVM用戶指南.pdf》資料免費(fèi)下載
發(fā)表于 11-04 10:04
?0次下載

時(shí)序邏輯電路的基本概念、組成、分類及設(shè)計(jì)方法
Logic Circuit)是一種在數(shù)字電路中,其輸出不僅取決于當(dāng)前輸入,還取決于過(guò)去輸入歷史的電路。與組合邏輯電路(Combinational Logic Circuit)不同,組合邏輯
時(shí)序邏輯會(huì)產(chǎn)生鎖存器嗎
時(shí)序邏輯電路本身并不直接“產(chǎn)生”鎖存器,但鎖存器是時(shí)序邏輯電路中的重要組成部分。時(shí)序邏輯電路(Sequential Logic Circuits
數(shù)字電路中基本邏輯關(guān)系有哪三種
數(shù)字電路中的基本邏輯關(guān)系主要有三種,它們分別是: 與邏輯(AND Logic) : 定義:當(dāng)所有輸入信號(hào)均為邏輯1(高電平)時(shí),輸出才為邏輯
opa857在test mode下,out端輸出電壓不隨TEST_IN的電壓變化怎么解決?
原理圖:
CTRL(增益控制引腳): logic 0–5kΩ
logic 1–20kΩ
OPA857有兩種模式:normal mode 和 test mode ,由TEST_
發(fā)表于 08-02 07:15
組合邏輯電路邏輯功能的測(cè)試方法
,對(duì)組合邏輯電路邏輯功能的測(cè)試是確保數(shù)字系統(tǒng)正確性的關(guān)鍵步驟。 二、測(cè)試目的 組合邏輯電路邏輯功
評(píng)論