昨日，臺積電召開董事會，做出多項重大決議，首要的就是投入巨額資金，繼續(xù)推進產(chǎn)能和工藝，保持領(lǐng)先地位。

臺積電已經(jīng)核準(zhǔn)資本預(yù)算約13643796萬新臺幣(約合人民幣310億元)，將用于：

1、興建新的工廠廠房；

2、建設(shè)、擴充、升級先進工藝產(chǎn)能；

3、將邏輯工藝產(chǎn)能轉(zhuǎn)換為特殊工藝產(chǎn)能；

4、將成熟工藝產(chǎn)能轉(zhuǎn)換為特殊工藝產(chǎn)能；

5、擴充、升級特殊工藝產(chǎn)能；

6、擴充先進封裝工藝產(chǎn)能；

7、2018年第四季度研發(fā)資本預(yù)算與經(jīng)常性資本預(yù)算。

同時，臺積電任命黃漢森博士為技術(shù)研究(Corporate Research)主管，其擁有美國利哈伊大學(xué)(Lehigh University)電氣工程學(xué)博士學(xué)位，曾在IBM半導(dǎo)體部門工作達16年。

目前，臺積電已經(jīng)開始量產(chǎn)7nm工藝，大客戶包括蘋果、高通、華為、AMD、NVIDIA等等，并在明年升級加入部分EUV極紫外光刻技術(shù)，而到了后年，臺積電將投產(chǎn)5nm，并全面普及EUV。

看這意思，臺積電已經(jīng)是奔著3nm工藝而去了。

很顯然，無論三星還是Intel，在臺積電面前都已經(jīng)追趕不及，聯(lián)電這樣的代工老字號甚至都不得不放棄了12nm以下先進工藝。

另外，臺積電還核準(zhǔn)對設(shè)立在英屬維京群島的全資子公司TSMC Global Ltd.增至不超過20億美元，以降低外匯避險成本。

臺積電表示，此次核準(zhǔn)的資本支出預(yù)算，主要用于興建廠房，建置、擴充及升級先進制程產(chǎn)能，轉(zhuǎn)換邏輯制程產(chǎn)能為特殊制程產(chǎn)能，轉(zhuǎn)換成熟制程產(chǎn)能為特殊制程產(chǎn)能，擴充及升級特殊制程產(chǎn)能，擴充先進封裝制程產(chǎn)能，以及第4季研發(fā)資本預(yù)算與經(jīng)常性資本預(yù)算。

此外，臺積公告聘任史丹佛大學(xué)電機工程系終身職教授黃漢森為技術(shù)研究組織主管，也為近期業(yè)界傳出的“臺積電9月將有新人事異動”增添想象。

臺積電創(chuàng)辦人張忠謀退休后，由劉德音接任董座，魏哲家則擔(dān)任副董事長暨總裁。近期業(yè)界傳出，劉、魏兩人的職權(quán)劃分將更明確，預(yù)計在9月進行人事改組。其中，業(yè)界點名副總經(jīng)理王建光可望主管晶圓廠營運，副總經(jīng)理王英郎將統(tǒng)籌所有12英寸廠營運。

在制程研發(fā)部份，臺積電董事會昨核準(zhǔn)聘任黃漢森為副總經(jīng)理。黃漢森將擔(dān)任技術(shù)研究組織（Corporate Research）主管，并直接對資深副總經(jīng)理米玉杰負(fù)責(zé)。黃漢森擁有美國理海大學(xué)（Lehigh University）電機工程博士學(xué)位，在加入臺積電前，在史丹佛大學(xué)擔(dān)任電機工程系終身職教授多年。另外，他在IBM半導(dǎo)體部門也有16年的工作經(jīng)驗。

業(yè)界人士指出，黃漢森擅長新型態(tài)的存儲器技術(shù)研發(fā)，由于現(xiàn)階段嵌入式快閃存儲器eFlash制程技術(shù)面臨瓶頸，黃漢森應(yīng)可帶領(lǐng)臺積電朝向新一代的嵌入式非揮發(fā)性存儲器技術(shù)前進，包括嵌入式磁阻式隨機存取存儲器eMRAM技術(shù)，或是嵌入式電阻式存儲器eRRAM技術(shù)等。

據(jù)業(yè)界報道，臺積電針對物聯(lián)網(wǎng)推廣了從0.35/0.25/0.18微米到90/65/50/40納米的RF制程、嵌入式快閃存儲器ddedFlash制程等，加速把各階段的制程技術(shù)要補齊。尋找廣闊的成長空間。封裝方面，臺積電從明年初開始，CoWoS技術(shù)將提供具備倍縮光罩(reticle)兩倍尺寸的硅中介層選項，以因應(yīng)該領(lǐng)域的需求；而具備130微米凸塊間距的版本則將在今年通過品質(zhì)認(rèn)證。InFO技術(shù)則會有四種衍生技術(shù)，其中記憶體基板應(yīng)用的InFO-MS，將在1x倍縮光罩的基板上封裝SoC與HBM，具備2x2微米的重分布層(redistribution layer)，將在9月通過驗證。InFO-oS則擁有與DRAM更匹配的背向RDL間距，而且已經(jīng)準(zhǔn)備就緒；一種名為MUST的多堆疊選項，將1~2顆芯片放在另一顆比較大的芯片頂部，然后以位于堆疊底部的硅中介層來連結(jié)。最后還有一種InFO-AIP就是封裝天線(antenna-in-package)技術(shù)，號稱外觀尺寸可縮小10%，天線增益則提高40%，鎖定5G基頻芯片的前端模組應(yīng)用等設(shè)計。

臺積電還發(fā)表兩種全新的封裝技術(shù)選項。其中在4月底問世的WoW (wafer-on-wafer)封裝直接以打線堆疊三顆裸晶，不過使用者還需要確定其EDA流程是否支援這種打線(bonding)技術(shù)；該技術(shù)還將在6月推出支援EMI的版本。另一種一種被稱為「整合芯片系統(tǒng)」(system-on-integrated-chips，SoICs)的技術(shù)，采用10奈米以下的互連來連結(jié)兩顆裸晶，但技術(shù)細(xì)節(jié)還要到明年才會透露；該技術(shù)鎖定的應(yīng)用從行動通訊到高性能運算，而且能連結(jié)采用不同制程節(jié)點生產(chǎn)的裸晶，看來是某種形式的系統(tǒng)級封裝(SiP)。

臺積電明年最大的投資案，就是在南科興建的5納米12英寸晶圓廠Fab 18，該廠總投資額達250億美元。臺積電7納米已全面量產(chǎn)，支援極紫外光（EUV）技術(shù)的7+納米已完成研發(fā)，將在明年量產(chǎn)。至于再下一個世代的5納米研發(fā)順利進行中，應(yīng)可如預(yù)期在2020年進入量產(chǎn)。