近日，2025 “概倫電子技術(shù)日” 北京站活動成功舉辦。本次活動以 “AI 賦能國產(chǎn) EDA 新進程”為主題，聚焦AI與EDA技術(shù)融合，吸引了集成電路行業(yè)專家、高校學者及企業(yè)代表齊聚一堂，共同探討集成電路產(chǎn)業(yè)在 AI 時代的變革與發(fā)展，為國產(chǎn)EDA技術(shù)的創(chuàng)新與應(yīng)用搭建了高端交流平臺。

開篇致辭：錨定AI時代產(chǎn)業(yè)發(fā)展新機遇

概倫電子副總裁韋承在歡迎辭中表示，AI技術(shù)與EDA的深度融合是國產(chǎn)EDA實現(xiàn)換道超車的關(guān)鍵機遇，需加速技術(shù)創(chuàng)新與生態(tài)協(xié)同。概倫電子將以技術(shù)創(chuàng)新為核心，推動AI在EDA領(lǐng)域的落地應(yīng)用，助力中國集成電路產(chǎn)業(yè)高質(zhì)量發(fā)展。

主題演講：工藝協(xié)同，優(yōu)化設(shè)計

概倫電子總監(jiān)逯文忠在《工藝協(xié)同，優(yōu)化設(shè)計，提升集成電路行業(yè)競爭力》主題演講中提到，概倫電子一直踐行DTCO理念，通過EDA創(chuàng)新，應(yīng)對大規(guī)模設(shè)計的挑戰(zhàn)，打造了業(yè)界最領(lǐng)先、最完整的建模解決方案，快速、精準的標準單元庫特征化解決方案，持續(xù)演進一體化電路仿真驗證解決方案。同時，通過業(yè)界領(lǐng)先的Design Enablement解決方案不僅支撐晶圓廠的工藝平臺研發(fā)，更幫助尋求差異化競爭的設(shè)計企業(yè)建設(shè)COT能力，挖掘工藝潛力，優(yōu)化芯片的YPPAC。

技術(shù)前沿：創(chuàng)新路徑，為芯片企業(yè)打造差異化競爭力

概倫電子副總裁馬玉濤在《AI時代模擬和定制電路設(shè)計挑戰(zhàn)和機遇》的演講中，從設(shè)計場景、工藝協(xié)同、效能提升三維度，解析AI技術(shù)對EDA工作流的重構(gòu)路徑。當前模擬與定制電路設(shè)計仍以晶體管級手動設(shè)計為基礎(chǔ)，其復(fù)雜度隨工藝演進持續(xù)攀升：先進制程下單個FinFET器件需提取數(shù)百個寄生參數(shù)，百萬級晶體管規(guī)模的模擬電路對仿真精度提出更高要求；面向SoC的全芯片設(shè)計則需兼顧寄生參數(shù)提?。≒EX）的效率與容量。EDA工具在精度與速度上，面臨雙重挑戰(zhàn)。概倫電子在AI技術(shù)上探索已久，覆蓋芯片制造到設(shè)計優(yōu)化全流程，貫穿成熟工藝定制化與先進工藝良率提升，已部署和規(guī)劃多維度AI/ML融合解決方案。

概倫電子總監(jiān)趙寶磊在《SDEP智能化建模平臺，助力縮短工程服務(wù)周期》技術(shù)演講中，重點介紹了公司的Spec驅(qū)動模型自動化提取平臺SDEP。該平臺憑借對業(yè)界最新模型的全面支持，在性能和易用性方面實現(xiàn)雙重突破，還特別分享了SDEP在頭部客戶中的成功應(yīng)用案例：通過AI驅(qū)動的智能參數(shù)提取算法，成功將器件建模周期縮短50%；在先進工藝PDK開發(fā)中，模型精度也獲得顯著提升。這一創(chuàng)新成果為半導(dǎo)體行業(yè)提供了高效的智能化建模解決方案。

清華大學副教授葉佐昌在《AI賦能的模擬電路設(shè)計》主題演講中，系統(tǒng)性地闡述了模擬電路設(shè)計的創(chuàng)新方法論。他首先開創(chuàng)性地提出了"代碼化模擬電路設(shè)計"的全新理念，隨后重點展示了其團隊研發(fā)的TED工具平臺及其核心技術(shù)突破。最后，葉教授前瞻性地分享了多個AI技術(shù)賦能模擬電路自動化設(shè)計的創(chuàng)新研究方向，為行業(yè)提供了具有實踐價值的智能化解決方案。

概倫電子高級總監(jiān)鄧雨春在《持續(xù)創(chuàng)新，高效快速仿真應(yīng)對高性能芯片應(yīng)用挑戰(zhàn)》技術(shù)演講中，詳細介紹了概倫電子NanoSpice家族仿真解決方案。該方案以2倍以上的仿真速度優(yōu)勢，為高性能芯片設(shè)計提供一站式支持：其中True SPICE工具NanoSpice X實現(xiàn)了從器件模型、模塊級電路到高精度模擬全芯片仿真的全流程覆蓋；FastSPICE工具NanoSpice Pro X則專注于SoC、存儲器電路和CLK tree等復(fù)雜場景的高效仿真。他還特別強調(diào)，通過NanoSpice與數(shù)字仿真器VeriSim的混仿技術(shù)，配合完整的模型支持體系，該方案已構(gòu)建起覆蓋各類仿真和驗證方法學的完整技術(shù)生態(tài)。目前，這項經(jīng)過國際國內(nèi)頭部芯片公司十余年驗證的成熟技術(shù)，已全面支持SPICE、FastSPICE和CoSim等多種仿真模式，為芯片設(shè)計行業(yè)提供了可靠的高性能仿真解決方案。

概倫電子應(yīng)用工程師何秋云詳解《從PDK到芯片設(shè)計：“交鑰匙”服務(wù)加速工藝平臺建設(shè)》，她表示，隨著芯片工藝節(jié)點不斷降低，PDK的參數(shù)也會成倍增長，對于仿真、callback、layout code的編寫也變得非常復(fù)雜，特別是FinFET工藝，對開發(fā)工程師的經(jīng)驗和數(shù)量都有非常高的要求。概倫電子基于在該領(lǐng)域多年的深耕經(jīng)驗，為客戶提供高效、自動化的PDK開發(fā)解決方案，能夠一站式為PDK正向開發(fā)、代碼轉(zhuǎn)換、二次開發(fā)提供自動化Source code生成，且操作簡便。同時，提供全面、自動化的PDK驗證解決方案，確保高質(zhì)量交付。從助力企業(yè)工藝平臺搭建的實際案例中得出，概倫電子的工具可提速三倍以上，使得為Fab和Fabless客戶提供快速定制化通道成為可能。

概倫電子總監(jiān)章勝在《應(yīng)用驅(qū)動，先進工藝K庫挑戰(zhàn)與實踐》演講中，重點介紹了概倫電子K庫工具NanoCell的創(chuàng)新突破。該工具不僅具備ARC自動化提取功能，更實現(xiàn)了Moment LVF與MC一致性超過99%的行業(yè)領(lǐng)先水平，并通過萬核級分布式并行算力大幅提升運算效率。他強調(diào)，概倫電子將持續(xù)深耕標準單元庫建庫EDA工具開發(fā)領(lǐng)域，通過設(shè)計流程優(yōu)化與方法學集成創(chuàng)新，致力于解決先進工藝節(jié)點下行業(yè)面臨的K庫痛點，為半導(dǎo)體產(chǎn)業(yè)提供更具競爭力的解決方案。

北京超弦存儲器研究院研發(fā)總監(jiān)余泳在《超越摩爾定理，DTCO在DRAM及新型存儲器中的應(yīng)用》技術(shù)演講中，深入剖析了設(shè)計技術(shù)協(xié)同優(yōu)化（DTCO）的創(chuàng)新價值。他指出，DTCO通過實質(zhì)性架構(gòu)創(chuàng)新成功突破了摩爾定律的局限，在4F2 DRAM和3D DRAM等先進存儲器開發(fā)中展現(xiàn)出關(guān)鍵作用。他還特別強調(diào)，SPICE模型作為DTCO流程的核心支撐，在當前新材料和存儲單元缺乏標準緊湊模型的情況下，正發(fā)揮著不可替代的關(guān)鍵技術(shù)價值，為存儲器創(chuàng)新提供重要支撐。

概倫電子總監(jiān)任繼杰在《芯片設(shè)計中可靠性分析EDA技術(shù)挑戰(zhàn)和解決方案》演講中強調(diào)，晶體管級仿真器尤其是快速仿真器是芯片可靠性驗證的核心技術(shù)支撐，并系統(tǒng)介紹了概倫電子在high-sigma良率分析、EMIR分析、信號完整性驗證、電路檢查及MOSFET老化分析等關(guān)鍵領(lǐng)域的技術(shù)突破，展示了公司為行業(yè)提供的全方位、領(lǐng)先的可靠性驗證解決方案體系，以助力芯片用戶企業(yè)應(yīng)對日益復(fù)雜的可靠性驗證挑戰(zhàn)。

概倫電子高級經(jīng)理秦朝政在《DTCO解決方案賦能芯片企業(yè)COT平臺》演講中，詳細解讀了設(shè)計與制造協(xié)同優(yōu)化（DTCO）技術(shù)如何打破傳統(tǒng)芯片設(shè)計與制造的壁壘，并助力IDM公司和設(shè)計公司加速COT平臺建設(shè)，挖掘工藝潛力。通過全流程協(xié)同實現(xiàn)芯片性能提升與成本優(yōu)化的雙重目標。

“概倫電子技術(shù)日”北京站活動構(gòu)建了產(chǎn)學研用深度交流的平臺，從技術(shù)創(chuàng)新到工具開發(fā)，全方位展現(xiàn)了AI賦能國產(chǎn)EDA的實踐成果。正如活動結(jié)語所言，國產(chǎn)EDA的發(fā)展需要產(chǎn)業(yè)鏈上下游協(xié)同發(fā)力，概倫電子將持續(xù)以技術(shù)創(chuàng)新為引領(lǐng)，推動中國集成電路產(chǎn)業(yè)在AI時代實現(xiàn)跨越式發(fā)展。