UCC2720xA 系列高頻 N 溝道 MOSFET 驅(qū)動(dòng)器包括一個(gè) 120V 自舉二極管和具有獨(dú)立輸入的高側(cè)/低側(cè)驅(qū)動(dòng)器，可實(shí)現(xiàn)最大的控制靈活性。這允許在半橋、全橋、雙開關(guān)正激和有源鉗位正激轉(zhuǎn)換器中進(jìn)行 N 溝道 MOSFET 控制。低側(cè)和高側(cè)柵極驅(qū)動(dòng)器由獨(dú)立控制，并在彼此的導(dǎo)通和關(guān)斷之間匹配 1ns。為了提高嘈雜電源環(huán)境中的性能，UCC2720xA 具有增強(qiáng)的 ESD 輸入結(jié)構(gòu)，并且還能夠在其 HS 引腳上承受最大 –18V 的電壓。
*附件：ucc27201a.pdf

片上自舉二極管消除了外部分立二極管。如果驅(qū)動(dòng)電壓低于指定閾值，則為高側(cè)和低側(cè)驅(qū)動(dòng)器提供欠壓鎖定，強(qiáng)制輸出為低電平。

UCC2720xA 提供兩個(gè)版本。UCC27200A 具有高抗噪 CMOS 輸入閾值，而 UCC27201A 具有 TTL 兼容閾值。

特性

• 在高壓側(cè)和低壓側(cè)配置中驅(qū)動(dòng)兩個(gè) N 溝道 MOSFET
• HS 上的負(fù)電壓處理 （–18V）
• 最大啟動(dòng)電壓 120V
• 最大 VDD 電壓 20V
• 片上 0.65V VF、0.65Ω RD 自舉二極管
• 22ns 傳播延遲時(shí)間
• 3A 灌電流、3A 拉電流輸出電流
• 8ns 上升/7ns 下降時(shí)間，1000pF 負(fù)載
• 1ns 延遲匹配
• 用于高壓側(cè)和低壓側(cè)驅(qū)動(dòng)器的欠壓鎖定
• 額定溫度范圍為 –40°C 至 150°C

參數(shù)

方框圖

一、產(chǎn)品概述

• ?型號(hào)?：UCCA
• ?類型?：高頻N溝道MOSFET驅(qū)動(dòng)器
• ?特點(diǎn)?：
  • 驅(qū)動(dòng)高側(cè)和低側(cè)N溝道MOSFET，具有獨(dú)立輸入
  • 最大自舉電壓V
  • 最大VDD電壓V
  • 內(nèi)置.V VF、.Ω RD自舉二極管
  • ns傳播延遲時(shí)間
  • A源和A沉輸出電流
  • TTL兼容輸入閾值
  • 支持-V HS引腳負(fù)電壓

二、應(yīng)用領(lǐng)域

• 太陽能電源優(yōu)化器和微型逆變器
• 電信和商用電源
• 在線和離線不間斷電源（UPS）
• 儲(chǔ)能系統(tǒng)
• 電池測試設(shè)備

三、引腳配置與功能

• ?VDD?：正電源，為低側(cè)柵極驅(qū)動(dòng)器供電
• ?HB?：高側(cè)自舉供電，連接自舉電容正極
• ?HO?：高側(cè)輸出，連接高側(cè)功率MOSFET柵極
• ?HS?：高側(cè)源極連接，連接高側(cè)功率MOSFET源極和自舉電容負(fù)極
• ?VSS?：負(fù)電源，通常接地
• ?LO?：低側(cè)輸出，連接低側(cè)功率MOSFET柵極
• ?LI?、?HI?：低側(cè)和高側(cè)輸入，分別控制低側(cè)和高側(cè)輸出

四、電氣特性

• ? 供電電壓（VDD） ?：V至V（推薦），絕對(duì)最大值為V
• ?輸入電壓范圍?：
  • HI引腳：TTL兼容，.V至.V（高），.V至.V（低）
  • LI引腳：同HI引腳
• ?輸出電流?：高側(cè)和低側(cè)峰值均為A
• ?傳播延遲?：典型值為ns
• ?上升/下降時(shí)間?：高側(cè)和低側(cè)均為ns（pF負(fù)載）
• ?UVLO閾值?：VDD欠壓鎖定閾值為.V（帶.V遲滯），VHB欠壓鎖定閾值為.V（帶.V遲滯）

五、保護(hù)功能

• ? 欠壓鎖定（UVLO） ?：當(dāng)VDD或VHB電壓低于閾值時(shí)，禁用高側(cè)或低側(cè)輸出，保護(hù)電路免受低電壓影響
• ?輸入保護(hù)?：具有增強(qiáng)的ESD輸入結(jié)構(gòu)，可承受高達(dá)±V（HBM）和±V（CDM）的靜電放電

六、典型應(yīng)用

• 提供了在多種電源轉(zhuǎn)換拓?fù)渲械牡湫蛻?yīng)用電路，包括半橋、全橋等
• 描述了設(shè)計(jì)要求和詳細(xì)設(shè)計(jì)過程，包括輸入閾值選擇、VDD和自舉電容設(shè)計(jì)、輸出電流和傳播延遲考慮等

七、布局指南

• 推薦將驅(qū)動(dòng)器盡可能靠近MOSFET放置，以最小化寄生電感
• 在VDD和VSS之間以及HB和HS之間放置旁路電容，以改善電源去耦
• 提供了布局示例和熱設(shè)計(jì)考慮，以確保最佳熱性能和效率

八、文檔與支持

• 提供了相關(guān)技術(shù)文檔、設(shè)計(jì)資源和社區(qū)支持的鏈接
• 提供了靜電放電警示和術(shù)語表