99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

NVMe簡介之PCIe下

高速傳輸與存儲 ? 來源:高速傳輸與存儲 ? 作者:高速傳輸與存儲 ? 2025-05-18 00:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

對相關(guān)NVMe IP視頻感興趣的,請到B站搜用戶名: 專注與守望

3)PCIe事務(wù)層

PCIe的事務(wù)層連接了PCIe設(shè)備核心與PCIe鏈路,這里主要基于PCIe事務(wù)層進(jìn)行討論與分析。事務(wù)層采用TLP傳輸事務(wù),完整的TLP由TLPPrefix、TLP頭、Payload和TLP Digest組成。TLP頭是TLP中最關(guān)鍵的部分,一般由三個或四個雙字的長度,其格式定義如表1所示。

表1 PCIeTLP報文頭格式

wKgZO2govzqANrS4AAFWiLzlHHg749.png

常用的PCIeTLP事務(wù)類型如表2所示。其中Non-Posted類型的事務(wù)請求需要 使用完成報文(CompletionPacket,Cpl)或帶數(shù)據(jù)的完成報文(CompletionPacketwith Data,CplD)類型的響應(yīng)包返回請求狀態(tài)或數(shù)據(jù),Posted類型的事務(wù)請求不需要使用 完成報文。 PCIe總線協(xié)議定義了基于地址的路由、基于ID的路由和隱式路由三種TLP路由 方式。其中,存儲器讀寫和I/O讀寫TLP采用基于地址的路由,該類型的報文可由 RC 或EP發(fā)出,根據(jù)TLP中的Address字段進(jìn)行路由選徑。配置讀寫報文、Cpl和 CplD 完成報文使用基于ID的路由,配置讀寫報文只能由RC發(fā)出,而完成報文可由 任何設(shè)備發(fā)出,這些報文根據(jù)TransactionID進(jìn)行路由選徑,TransactionID則由PCIe 總線號、設(shè)備號、功能號和Tag字段構(gòu)成。消息報文使用隱式路由,一般由RC發(fā)出 EP 響應(yīng),該類型報文的路由直接由下游端口到上游端口,或為RC向EP發(fā)出的廣播。

表2 PCIeTLP事務(wù)類型

wKgZPGgovzyAC3m3AAFnkydlcIw212.png

4)PCIe 配置空間

PCIe 設(shè)備具有和PCI設(shè)備相同的配置空間頭類型,此外使用PCIe拓展配置空間 管理PCIe總線。PCI配置空間頭分為Type0和Type1兩種類型,Type0類型配置空間 頭在PCIe總線中用于EP,Type1類型配置空間頭用于Switch中的虛擬PCI橋。 Type0 類型的配置空間頭結(jié)構(gòu)如表3所示。其中主要的寄存器的作用如下:

(1)設(shè)備ID和供應(yīng)商ID:由PCI-SIG分配,當(dāng)供應(yīng)商ID為16’hFFFF時表示 無效的設(shè)備;

(2)狀態(tài)寄存器:保存PCIe設(shè)備的狀態(tài)信息;

(3)命令寄存器:初始值為0,需要合理配置該寄存器才能訪問該設(shè)備的存儲 器或者I/O空間;

(4)頭類型:當(dāng)值為0時表示設(shè)備使用Type0的配置空間,值為1時表示設(shè)備 使用Type1的配置空間;

(5)基地址寄存器(BaseAddressRegister,BAR):保存PCIe 設(shè)備使用的地址空間的基地址;

(6)拓展功能指針:指向拓展配置空間的偏移地址。

表3 PCIeType0類型配置空間頭

wKgZO2govz2AWIkpAAFBTGDuiKU553.png


Type1類型的配置空間頭如表4所示。其中主要寄存器的作用如下:

(1)00h~14h的寄存器作用與Type0類型的相同;

(2)下級最大總線號、下一級總線號、上一級總線號:下級最大總線號為該設(shè) 備下游的PCIe子樹中最大的總線號,下一級總線號為直接連接在該設(shè)備下游端口的 總線號,上一級總線號為與該設(shè)備上游端口直接連接的總線號,三者共同確定了該設(shè) 備在PCIe樹中的位置;

(3)存儲地址大小、存儲基地址:兩者共同表示分配到該設(shè)備的存儲地址域;

(4)拓展功能指針:指向拓展配置空間的偏移地址。

表4 Type1類型的配置空間頭

wKgZPGgovUmAHmqbAAFs47pnmSQ458.png


審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCIe
    +關(guān)注

    關(guān)注

    16

    文章

    1342

    瀏覽量

    85203
  • nvme
    +關(guān)注

    關(guān)注

    0

    文章

    252

    瀏覽量

    23251
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Xilinx FPGA NVMe Host Controller IP,NVMe主機控制器

    128K-Byte,NVMe Host Controller IP所消耗的BRAM比較多,可以達(dá)到CrystalDiskMark測試軟件SEQ128K Q32T1測試模式的讀寫性能。 針對多路數(shù)據(jù)通道訪問PCIe
    發(fā)表于 02-21 10:16

    Xilinx FPGA NVMe主機控制器IP,高性能版本介紹應(yīng)用

    ,NVMe Host Controller IP所消耗的BRAM比較多,可以達(dá)到CrystalDiskMark測試軟件SEQ128K Q32T1測試模式的讀寫性能。針對多路數(shù)據(jù)通道訪問PCIe SSD
    發(fā)表于 03-09 13:56

    Xilinx FPGA高性能NVMe SSD主機控制器,NVMe Host Controller IP

    NVMe Host Controller IP1介紹NVMe Host Controller IP可以連接高速存儲PCIe SSD,無需CPU和外部存儲器,自動加速處理所有的NVMe協(xié)
    發(fā)表于 03-27 17:23

    高性能NVMe主機控制器,Xilinx FPGA NVMe Host Accelerator IP

    NVMe Host Controller IP1介紹NVMe Host Controller IP可以連接高速存儲PCIe SSD,無需CPU和外部存儲器,自動加速處理所有的NVMe協(xié)
    發(fā)表于 04-10 22:55

    高性能NVMe主機控制器,Xilinx FPGA PCIe 3

    SEQ128K Q32T1測試模式的讀寫性能。針對多路數(shù)據(jù)通道訪問PCIe SSD,使用NVMe的多隊列特性,NVMe Host Controller IP支持靈活配置DMA讀寫的通
    發(fā)表于 04-20 14:41

    NVMe協(xié)議簡要分析

    NVM Express(NVMe)是一種高性能、可擴展的接口協(xié)議,用于通過PCI express(PCIe)總線,實現(xiàn)主機軟件與NVM設(shè)備之間的通信。目前,由于NVMe SSD相比于SATA SSD
    發(fā)表于 05-15 00:34

    NVMe協(xié)議簡介2

    NVMe指令提交與完成機制 NVMe指令提交與完成機制是NVMe協(xié)議的核心,該機制制定了NVMe指令的交互流程和處理步驟。在基于PCIe
    發(fā)表于 05-15 23:15

    nvme IP開發(fā)PCIe

    PCIe 體系結(jié)構(gòu) 常見的PCIe總線系統(tǒng)結(jié)構(gòu)如圖1所示,其中主要包含三種設(shè)備,分別是根復(fù)合體(RootComplex,RC)、Switch 和終端設(shè)備(EndPoint,EP)。 圖1 PCIe
    發(fā)表于 05-17 14:54

    nvme IP開發(fā)PCIe

    PCIe事務(wù)層 PCIe的事務(wù)層連接了PCIe設(shè)備核心與PCIe鏈路,這里主要基于PCIe事務(wù)層進(jìn)行了深入討論與分析。事務(wù)層采用TLP傳輸事
    發(fā)表于 05-18 00:48

    NVMe協(xié)議研究掃盲

    的不斷發(fā)展,這些接口協(xié)議已成為關(guān)鍵的性能瓶頸。為了解決這一問題,存儲供應(yīng)商制定了一種新的接口規(guī)范,即NVMe協(xié)議。 NVMe協(xié)議必要性 NVMe協(xié)議是專為PCIe接口的SSD而設(shè)計的,
    發(fā)表于 06-02 23:28

    NVMe高速傳輸擺脫XDMA設(shè)計七:系統(tǒng)初始化

    直接采用PCIe實現(xiàn)NVMe功能,它的系統(tǒng)初始化流程主要分為鏈路訓(xùn)練、PCIe 初始化和 NVMe 初始化, 分別實現(xiàn) PCIe鏈路連接、
    發(fā)表于 07-04 09:14

    NVMe高速傳輸擺脫XDMA設(shè)計十:NVMe初始化狀態(tài)機設(shè)計

    。 DISABLE_CC:NVMe設(shè)備控制器關(guān)閉狀態(tài)。該狀態(tài)PCIe BAR空間的控制器配置寄存器的Enable字段設(shè)置為0,使NVMe設(shè)備控制器復(fù)位,為后續(xù)配置做好準(zhǔn)備,然后進(jìn)入
    發(fā)表于 07-05 22:03

    Flashtec NVMe 3108 PCIe第四代NVMe固態(tài)硬盤控制器怎么樣?

    )新推出的企業(yè)和數(shù)據(jù)中心固態(tài)硬盤外形尺寸(EDSFF) E1.S等行業(yè)標(biāo)準(zhǔn),采用體積更小、且支持第四代PCIe的非易失性存儲器高速(NVMe)固態(tài)硬盤?! ∵@些固態(tài)硬盤要求控制器具備體積小和低功耗的特點
    發(fā)表于 11-23 06:10

    Flashtec系列的最新成員 Flashtec NVMe 3108 PCIe Gen 4企業(yè)NVMe SSD控制器

    Microchip的新Flashtec NVMe 3108 PCIe Gen 4 NVMe SSD控制器可提供各種緊湊型SSD外形尺寸,并具有業(yè)界領(lǐng)先的安全功能,并具有高效能,出色的性能和可靠性指標(biāo)。
    的頭像 發(fā)表于 09-11 13:43 ?3119次閱讀

    PCIeNVMe存儲的關(guān)系

    在現(xiàn)代計算機系統(tǒng)中,存儲技術(shù)的發(fā)展對于提高整體性能至關(guān)重要。PCI Express(PCIe)和NVMe(Non-Volatile Memory Express)是兩種關(guān)鍵技術(shù),它們共同推動了存儲
    的頭像 發(fā)表于 11-06 09:29 ?2355次閱讀