先進(jìn)封裝技術(shù)（Semiconductor Advanced Packaging） - 1 混合鍵合技術(shù)（上）

先進(jìn)封裝技術(shù)（Semiconductor Advanced Packaging） - 2 混合鍵合技術(shù)（下）

先進(jìn)封裝技術(shù)（Semiconductor Advanced Packaging） - 3 Chiplet 異構(gòu)集成（上）

先進(jìn)封裝技術(shù)（Semiconductor Advanced Packaging） - 4 Chiplet 異構(gòu)集成（下）

先進(jìn)封裝技術(shù)（Semiconductor Advanced Packaging） - 5 TSV 異構(gòu)集成與等效熱仿真

隨著電子信息技術(shù)的快速發(fā)展，半導(dǎo)體電子行業(yè)及其基礎(chǔ)制造技術(shù)已成為過(guò)去半個(gè)世紀(jì)最重要的發(fā)展之一，集成電路芯片已經(jīng)改變了經(jīng)濟(jì)、技術(shù)和社會(huì)活動(dòng)中的各個(gè)領(lǐng)域。在過(guò)去的幾十年里，摩爾定律（Moore’s law）一直是驅(qū)動(dòng)半導(dǎo)體行業(yè)迅速發(fā)展的方向指南，摩爾定律起源于對(duì)集成電路技術(shù)早期經(jīng)濟(jì)和技術(shù)趨勢(shì)的觀察和預(yù)測(cè)，是根據(jù)現(xiàn)象推測(cè)出來(lái)的經(jīng)驗(yàn)性規(guī)律。

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，半導(dǎo)體的工藝制程已經(jīng)逐漸接近物理極限，摩爾定律即將走到盡頭，整個(gè)芯片產(chǎn)業(yè)都將進(jìn)入后摩爾（More than Moore）時(shí)代。后摩爾的定義是不再單純地依靠減小晶體管的特征尺寸來(lái)堆疊更多數(shù)量的晶體管從而實(shí)現(xiàn)芯片性能的提升，而是更多地通過(guò)電路設(shè)計(jì)及系統(tǒng)算法的優(yōu)化，同時(shí)借助先進(jìn)封裝技術(shù)來(lái)實(shí)現(xiàn)異構(gòu)集成（Heterogenous integration），即依靠先進(jìn)封裝技術(shù)把不同模塊和不同功能的芯片集成到一起以提升整體封裝的性能。

近半個(gè)世紀(jì)以來(lái)，封裝行業(yè)得到了飛速的發(fā)展。實(shí)現(xiàn)封裝產(chǎn)品的輕薄短，不僅僅是引腳間距的縮小，更是從封裝形式、封裝工藝等多個(gè)角度進(jìn)行了改進(jìn)。從最早的框架級(jí)封裝，通過(guò)對(duì)金屬板進(jìn)行蝕刻，并利用蝕刻框架上的蝕刻圖形作為引腳，切割后可形成封裝產(chǎn)品。為了形成復(fù)雜的多引腳封裝，出現(xiàn)了利用銅箔壓合技術(shù)制備的基板，在基板上做好線路，基板正面安裝芯片，背面可通過(guò)植球等方式輸出?，F(xiàn)在流行的晶圓級(jí)封裝，通過(guò)在晶圓上先進(jìn)行芯片封裝，并在切割后對(duì)單顆芯片背面做球或柱子等輸出端。晶圓級(jí)封裝具備最優(yōu)的性?xún)r(jià)比，也是未來(lái)封裝發(fā)展的必然趨勢(shì)。

傳統(tǒng)封裝的發(fā)展使得芯片面積與封裝面積的比值越來(lái)越接近于 1，封裝面積決定了封裝能力，然而不管是布線或是引腳在增加了數(shù)量后間距都越來(lái)越小，到達(dá)極限后則需要更大的空間增加數(shù)量，為了獲得更大的空間則必須使該比例接近 1 甚至遠(yuǎn)小于 1，所以出現(xiàn)了扇出（fan-out）的概念。當(dāng)芯片面積和封裝面積接近極限之后，需要通過(guò)新的封裝方式來(lái)超越這個(gè)極限，這時(shí)候封裝朝著兩個(gè)方向發(fā)展：

第一種是 3D 集成封裝，在有限的封裝區(qū)域中借助 TSV 技術(shù)在垂直方向上進(jìn)行芯片的堆疊；

第二種是扇出型封裝，通過(guò)晶圓重構(gòu)技術(shù)增大封裝面積以集成不同功能的芯片。

扇出型封裝是指將所需芯片嵌入在 EMC 中，通過(guò) RDL 對(duì)焊點(diǎn)進(jìn)行再分配，最后裝配到 PCB 所形成的封裝。相比于扇入型封裝，扇出型封裝將每一顆已知良好的芯片（KGD）嵌入在 EMC 中時(shí)，每顆 KGD 之間的空隙可以提供額外的 I/O 互連點(diǎn)，從而使 I/O 端子數(shù)量不受芯片尺寸大小的限制，很好地填補(bǔ)了既要求小芯片尺寸又要求高引腳數(shù)量這一類(lèi)封裝的空白。此外，扇出型封裝通過(guò)再布線層技術(shù)進(jìn)行互連并取代基板，縮短互連長(zhǎng)度，降低信號(hào)延遲，減小生產(chǎn)成本。

尤其需要指出的是，與臺(tái)式機(jī)或筆記本電腦不同，如今的移動(dòng)計(jì)算設(shè)備對(duì)功率非常敏感，同時(shí)對(duì)多功能、高性能和高帶寬的要求也不斷提高，單靠晶體管縮放和芯片縮放已不能滿(mǎn)足移動(dòng)設(shè)備對(duì)多功能集成的苛刻要求，如更小的外形尺寸，良好的功率效率、散熱和電性能等。移動(dòng)計(jì)算設(shè)備中功能集成的復(fù)雜性使得傳統(tǒng)的引線鍵合、C4 焊點(diǎn)倒裝芯片封裝、多芯片模組和系統(tǒng)級(jí)封裝等難以實(shí)現(xiàn)高引腳數(shù)和高密度的集成，而扇出型晶圓級(jí)封裝（FOWLP）技術(shù)允許將芯片的 I/O 互連點(diǎn)布置在芯片面積區(qū)域以外的空隙中，以滿(mǎn)足更多的 I/O 端子數(shù)、更小的外形尺寸和更高的電氣性能。同時(shí)，該技術(shù)也能緩解互連焊點(diǎn)兩側(cè) I/O 間距不匹配的問(wèn)題。

2006 年，英飛凌最先開(kāi)發(fā)和應(yīng)用了扇出型封裝技術(shù)，并在手機(jī)基帶芯片封裝中實(shí)現(xiàn)量產(chǎn)。由于扇出型封裝第一步要重構(gòu)晶圓，然后用塑封料將芯片包裹起來(lái)并完成再布線和凸點(diǎn)制作，從結(jié)構(gòu)上看芯片像是被嵌入到塑封料中，因此英飛凌將此項(xiàng)技術(shù)稱(chēng)為嵌入式晶圓級(jí)球柵陣列（eWLB）。幾乎在同一時(shí)期，飛思卡爾也提出了重分配芯片的封裝（RCP）技術(shù)用來(lái)實(shí)現(xiàn)雷達(dá)和物聯(lián)網(wǎng)模塊的封裝量產(chǎn)。

兩者都是先裝芯片且芯片功能面朝下的封裝方式。將芯片倒裝在貼有雙面膠膜的金屬載板上，整體進(jìn)行塑封后，將載板和膠膜分別進(jìn)行剝離，翻轉(zhuǎn)剩余的芯片結(jié)構(gòu)朝上進(jìn)行再布線并植球、切割。

無(wú)論是英飛凌的 eWLB 封裝技術(shù)還是飛思卡爾的 RCP 封裝技術(shù)，最初并沒(méi)有引起大家的重視，應(yīng)用范圍也比較狹窄，僅僅用來(lái)批量生產(chǎn)手機(jī)基帶芯片和雷達(dá)模塊，并且芯片 I/O 數(shù)量一般小于 500，再布線的線寬線間距也相對(duì)較大。早先提出的 FOWLP 技術(shù)在封裝性能、 互連布線和異構(gòu)集成等方面都存在不足，僅用于相對(duì)簡(jiǎn)單的 2D 封裝。

隨著先進(jìn)封裝材料和設(shè)備的發(fā)展，尤其是高解析度、高光敏度光刻膠和高分辨率光刻機(jī)在先進(jìn)封裝技術(shù)中的應(yīng)用，晶圓級(jí)芯片尺寸封裝（WLCSP）得到快速發(fā)展。在 2012-2014 年，扇出型晶圓級(jí)封裝面臨來(lái)自晶圓級(jí)封裝技術(shù)的激烈競(jìng)爭(zhēng)，英特爾移動(dòng)產(chǎn)品也放棄了該項(xiàng)技術(shù)在其手機(jī)基帶芯片封裝中的應(yīng)用，由此扇出型封裝進(jìn)入發(fā)展瓶頸期。

2016 年，TSMC 在先進(jìn)封裝技術(shù)上經(jīng)過(guò)數(shù)十年的布局和沉淀，在 FOWLP 領(lǐng)域中研發(fā)出的集成扇出型（InFO）封裝脫穎而出，并成功應(yīng)用于蘋(píng)果公司 iPhone 7 系列手機(jī)的 A10 應(yīng)用處理器（AP）中。得益于該項(xiàng)技術(shù)，臺(tái)積電成功包攬了蘋(píng)果公司之后每一代手機(jī)的 AP 芯片的制造和封裝訂單。

集成扇出型封裝技術(shù)的優(yōu)勢(shì)在于可省去載板，綜合成本較傳統(tǒng)的疊層封裝（PoP）降低約 2~3 成以上，節(jié)省芯片封裝的成本，并可應(yīng)用于手機(jī) AP 或其他 RF、電源管理 IC 等應(yīng)用市場(chǎng)。蘋(píng)果和臺(tái)積電強(qiáng)強(qiáng)聯(lián)手將發(fā)展多年的扇出型封裝技術(shù)帶入量產(chǎn)，其示范作用不可小覷，至此各大芯片制造及封裝代工廠開(kāi)始紛紛投入巨資布局扇出型封裝。

隨著扇出型封裝技術(shù)逐漸成熟，其 I/O 端子數(shù)從原來(lái)的每平方毫米少于 6 個(gè)發(fā)展至如今的每平方毫米遠(yuǎn)多于 18 個(gè)，而 RDL 的線寬和線距從原來(lái)的大于 15 微米發(fā)展至如今的小于 5 微米。扇出型封裝技術(shù)也從簡(jiǎn)單地通過(guò)增大扇出區(qū)域來(lái)增加布線面積，升級(jí)為具有模通孔（TMV）的 3D 封裝技術(shù)，甚至是具有超高密度的異構(gòu)集成封裝。

目前，F(xiàn)OWLP 主要是使用 12 英寸的晶圓載板來(lái)進(jìn)行生產(chǎn)制造，為了進(jìn)一步降低扇出型封裝的生產(chǎn)成本，如何提高其生產(chǎn)效率成為了下一個(gè)比較關(guān)注的問(wèn)題。對(duì)于其技術(shù)路線的升級(jí)有兩種可選方案，第一種是采用更大尺寸的晶圓載板進(jìn)行生產(chǎn)，第二種是使用扇出型面板級(jí)封裝（FOPLP）技術(shù)，但使用更大尺寸的晶圓載板所帶來(lái)的設(shè)備更新成本及工藝難度均遠(yuǎn)比 FOPLP 技術(shù)大。相較于 FOWLP 技術(shù)，F(xiàn)OPLP 具有更高產(chǎn)能和更低成本的潛力，F(xiàn)OPLP 也成為了更具潛力的發(fā)展方向。

FOPLP 的封裝工藝與 FOWLP 相似，兩者最大的不同點(diǎn)是 FOWLP 使用晶圓狀的臨時(shí)載板，而 FOPLP 使用矩形載板。FOPLP 技術(shù)中使用的矩形載板相對(duì)于 12 英寸的晶圓載板不僅具有更大的面積，且其載板利用率也遠(yuǎn)高于晶圓載板。

但由于載板面積變大，相較于 FOWLP 而言，F(xiàn)OPLP 在生產(chǎn)制造過(guò)程中的翹曲問(wèn)題也變得尤為嚴(yán)重，對(duì)其工藝精度造成很大的影響，增大了其生產(chǎn)難度。因此，F(xiàn)OPLP 更多的是運(yùn)用在 I/O 密度較低及 RDL 線寬和線距相對(duì)較大的中低端產(chǎn)品中，而 FOWLP 更多的是運(yùn)用在 I/O 密度較高且 RDL 線寬和線距較小的高端應(yīng)用中。

從扇出型封裝在手機(jī)基帶芯片封裝中的首次應(yīng)用到現(xiàn)在已經(jīng)過(guò)去十多年的時(shí)間，中間經(jīng)歷過(guò)低迷期。但是得益于芯片制程能力的不斷提高、高精度半導(dǎo)體設(shè)備和材料在先進(jìn)封裝中的應(yīng)用以及消費(fèi)類(lèi)電子產(chǎn)品對(duì)微型化、智能化和高度集成化的強(qiáng)烈需求，各大設(shè)備、材料和代工廠積極布局并投入重金研發(fā)，迅速推動(dòng)了扇出型封裝的應(yīng)用和發(fā)展。盡管目前扇出型封裝還存在一些技術(shù)難題，但是隨著摩爾定律逐漸走到盡頭，作為先進(jìn)系統(tǒng)級(jí)封裝的重要解決方案，扇出型封裝大規(guī)模爆發(fā)指日可待。