99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

新思科技發(fā)布1.6納米背面布線技術(shù),助力萬億晶體管芯片發(fā)展

CHANBAEK ? 來源:網(wǎng)絡(luò)整理 ? 2024-09-30 16:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

近日,新思科技(Synopsys)宣布了一項(xiàng)重大的技術(shù)突破,成功推出了1.6納米背面電源布線項(xiàng)目。這一技術(shù)將成為未來萬億晶體管芯片制造過程中的關(guān)鍵所在。

據(jù)了解,新思科技與臺(tái)積電正在攜手合作,共同開發(fā)適用于臺(tái)積電A16 1.6納米工藝的背面布線功能。這項(xiàng)技術(shù)的核心在于解決萬億晶體管設(shè)計(jì)中所面臨的電源分配和信號(hào)布線問題。隨著芯片集成度的不斷提高,傳統(tǒng)的布線方式已經(jīng)難以滿足日益復(fù)雜的設(shè)計(jì)需求,而1.6納米背面布線技術(shù)的出現(xiàn),無疑為這一難題提供了全新的解決方案。

為了確保設(shè)計(jì)團(tuán)隊(duì)能夠高效地進(jìn)行物理驗(yàn)證,并順利過渡到臺(tái)積電N2 2納米技術(shù),新思科技還提供了互操作工藝設(shè)計(jì)工具包(iPDK)以及IC Validator物理驗(yàn)證運(yùn)行集。這些工具將幫助設(shè)計(jì)團(tuán)隊(duì)?wèi)?yīng)對(duì)日益復(fù)雜的物理驗(yàn)證規(guī)則,從而提高設(shè)計(jì)效率和質(zhì)量。

在萬億晶體管多芯片設(shè)計(jì)中,功率管理是一個(gè)至關(guān)重要的因素。新思科技的1.6納米背面布線技術(shù)不僅優(yōu)化了電源分配,還提高了信號(hào)傳輸?shù)姆€(wěn)定性和效率,從而確保了芯片在高性能運(yùn)行下的穩(wěn)定性和可靠性。

隨著技術(shù)的不斷進(jìn)步,新思科技與臺(tái)積電的這一合作無疑將為全球芯片制造業(yè)帶來全新的發(fā)展機(jī)遇。我們有理由相信,在不久的將來,萬億晶體管芯片將成為現(xiàn)實(shí),并為人類社會(huì)帶來更加便捷、高效的科技體驗(yàn)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片設(shè)計(jì)
    +關(guān)注

    關(guān)注

    15

    文章

    1088

    瀏覽量

    55682
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    10020

    瀏覽量

    141800
  • 新思科技
    +關(guān)注

    關(guān)注

    5

    文章

    870

    瀏覽量

    51558
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    硅肖特基二極管芯片 skyworksinc

    電子發(fā)燒友網(wǎng)為你提供()硅肖特基二極管芯片相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè),更有硅肖特基二極管芯片的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文資料,硅肖特基二極管芯片真值表,硅肖特基二極管芯片管腳
    發(fā)表于 07-14 18:32
    硅肖特基二極<b class='flag-5'>管芯片</b> skyworksinc

    晶體管架構(gòu)的演變過程

    芯片制程從微米級(jí)進(jìn)入2納米時(shí)代,晶體管架構(gòu)經(jīng)歷了從 Planar FET 到 MBCFET的四次關(guān)鍵演變。這不僅僅是形狀的變化,更是一次次對(duì)物理極限的挑戰(zhàn)。從平面晶體管到MBCFET,
    的頭像 發(fā)表于 07-08 16:28 ?844次閱讀
    <b class='flag-5'>晶體管</b>架構(gòu)的演變過程

    思科技攜手微軟借助AI技術(shù)加速芯片設(shè)計(jì)

    近日,微軟Build大會(huì)在西雅圖盛大開幕,聚焦AI在加速各行業(yè)(包括芯片設(shè)計(jì)行業(yè))科學(xué)突破方面的變革潛力。作為Microsoft Discovery平臺(tái)發(fā)布的啟動(dòng)合作伙伴,新思科技亮相本次大會(huì),并攜手微軟將AI融入
    的頭像 發(fā)表于 06-27 10:23 ?404次閱讀

    下一代高速芯片晶體管解制造問題解決了!

    先進(jìn)的晶體管架構(gòu),是納米晶體管(Nanosheet FET)的延伸和發(fā)展,主要用于實(shí)現(xiàn)更小的晶體管尺寸和更高的集成密度,以滿足未來半導(dǎo)體工
    發(fā)表于 06-20 10:40

    薄膜晶體管技術(shù)架構(gòu)與主流工藝路線

    導(dǎo)語薄膜晶體管(TFT)作為平板顯示技術(shù)的核心驅(qū)動(dòng)元件,通過材料創(chuàng)新與工藝優(yōu)化,實(shí)現(xiàn)了從傳統(tǒng)非晶硅向氧化物半導(dǎo)體、柔性電子的技術(shù)跨越。本文將聚焦于薄膜晶體管制造
    的頭像 發(fā)表于 05-27 09:51 ?750次閱讀
    薄膜<b class='flag-5'>晶體管</b><b class='flag-5'>技術(shù)</b>架構(gòu)與主流工藝路線

    晶體管電路設(shè)計(jì)(下)

    晶體管,F(xiàn)ET和IC,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設(shè)計(jì),源極跟隨器電路設(shè)計(jì),F(xiàn)ET低頻功率放大器的設(shè)計(jì)與制作,柵極接地放大電路的設(shè)計(jì),電流反饋型OP放大器的設(shè)計(jì)與制作,進(jìn)晶體管
    發(fā)表于 04-14 17:24

    納米技術(shù)發(fā)展歷程和制造方法

    納米技術(shù)是一個(gè)高度跨學(xué)科的領(lǐng)域,涉及在納米尺度上精確控制和操縱物質(zhì)。集成電路(IC)作為已經(jīng)達(dá)到納米級(jí)別的重要技術(shù),對(duì)社會(huì)生活產(chǎn)生了深遠(yuǎn)影響。晶體管
    的頭像 發(fā)表于 03-04 09:43 ?1824次閱讀
    <b class='flag-5'>納米技術(shù)</b>的<b class='flag-5'>發(fā)展</b>歷程和制造方法

    微型晶體管高分辨率X射線成像

    本文主要介紹微型晶體管高分辨率X射線成像 ? 一種經(jīng)過升級(jí)的X射線可對(duì)芯片內(nèi)部進(jìn)行3D成像,展現(xiàn)其設(shè)計(jì)和缺陷。這種方法的分辨率為4納米,提供的圖像非常清晰,可以繪制芯片
    的頭像 發(fā)表于 01-16 11:10 ?454次閱讀
    微型<b class='flag-5'>晶體管</b>高分辨率X射線成像

    納米晶體技術(shù)介紹

    本文旨在介紹人類祖先曾經(jīng)使用過納米晶體的應(yīng)用領(lǐng)域。 ? 納米技術(shù)/材料在現(xiàn)代社會(huì)中的應(yīng)用與日俱增。納米晶體,這一類獨(dú)特的
    的頭像 發(fā)表于 01-13 09:10 ?882次閱讀
    <b class='flag-5'>納米</b><b class='flag-5'>晶體</b><b class='flag-5'>技術(shù)</b>介紹

    英特爾IEDM 2024大曬封裝、晶體管、互連等領(lǐng)域技術(shù)突破

    遠(yuǎn)的發(fā)展。 英特爾通過改進(jìn)封裝技術(shù)芯片封裝中的吞吐量提升高達(dá)100倍,探索解決采用銅材料的晶體管在開發(fā)未來制程節(jié)點(diǎn)時(shí)可預(yù)見的互連微縮限制,并繼續(xù)為先進(jìn)的全環(huán)繞柵極(GAA)
    的頭像 發(fā)表于 12-25 09:52 ?672次閱讀
    英特爾IEDM 2024大曬封裝、<b class='flag-5'>晶體管</b>、互連等領(lǐng)域<b class='flag-5'>技術(shù)</b>突破

    7納米工藝面臨的各種挑戰(zhàn)與解決方案

    來說,納米通常指的是晶體管的最小尺寸,或者是構(gòu)成芯片中各個(gè)功能單元的最小結(jié)構(gòu)尺寸。因此,7納米工藝指的是在芯片上制造出其最小結(jié)構(gòu)為7
    的頭像 發(fā)表于 12-17 11:32 ?1461次閱讀

    麻省理工學(xué)院研發(fā)全新納米級(jí)3D晶體管,突破性能極限

    11月7日,有報(bào)道稱,美國(guó)麻省理工學(xué)院的研究團(tuán)隊(duì)利用超薄半導(dǎo)體材料,成功開發(fā)出一種前所未有的納米級(jí)3D晶體管。這款晶體管被譽(yù)為迄今為止最小的3D晶體管,其性能與功能不僅與現(xiàn)有的硅基
    的頭像 發(fā)表于 11-07 13:43 ?895次閱讀

    NMOS晶體管和PMOS晶體管的區(qū)別

    NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)類型,它們?cè)诙鄠€(gè)方面存在顯著的差異。以下將從結(jié)構(gòu)、工作原理、性能特點(diǎn)、應(yīng)用場(chǎng)景等方面詳細(xì)闡述NMOS晶體管
    的頭像 發(fā)表于 09-13 14:10 ?7855次閱讀

    技術(shù)前沿:“環(huán)抱”晶體管與“三明治”布線

    晶體管和PowerVia背面供電技術(shù)。這兩項(xiàng)技術(shù)首次成功集成于Intel 20A制程節(jié)點(diǎn),也將用于Intel 18A。 RibbonFET:柵極“環(huán)抱”
    的頭像 發(fā)表于 09-11 17:57 ?548次閱讀
    <b class='flag-5'>技術(shù)</b>前沿:“環(huán)抱”<b class='flag-5'>晶體管</b>與“三明治”<b class='flag-5'>布線</b>

    飛凌嵌入式-ELFBOARD 從七種芯片封裝類型,看芯片封裝發(fā)展

    “Thin Small Outline Package”的縮寫,即薄型小尺寸封裝。TSOP內(nèi)存封裝技術(shù)的一個(gè)典型特征就是在封裝芯片的周圍做出引腳。TSOP適合用SMT(表面安裝)技術(shù)在PCB上安裝
    發(fā)表于 08-06 09:33