在近日舉行的西門子EDA論壇2024首爾站上，三星電子晶圓代工PDK開發(fā)團(tuán)隊(duì)的高級(jí)副總裁Lee Sun-Jae向業(yè)界展示了其革命性的背面供電網(wǎng)絡(luò)（BSPDN）技術(shù)所帶來的顯著優(yōu)勢(shì)。據(jù)Lee介紹，BSPDN技術(shù)在2nm工藝節(jié)點(diǎn)上的SF2Z設(shè)計(jì)中展現(xiàn)出卓越性能，相較于傳統(tǒng)的正面供電網(wǎng)絡(luò)（FSPDN）方式，實(shí)現(xiàn)了前所未有的突破。

該技術(shù)通過優(yōu)化電路布局與供電機(jī)制，成功解決了長(zhǎng)期困擾業(yè)界的電路壓降問題，不僅將芯片面積減少了約17%，還實(shí)現(xiàn)了能效約15%的顯著提升。更令人矚目的是，BSPDN技術(shù)還帶來了約8%的性能增強(qiáng)，為高性能芯片設(shè)計(jì)開辟了全新的可能性。

Lee Sun-Jae的分享無疑為半導(dǎo)體行業(yè)注入了一針強(qiáng)心劑，展示了三星電子在先進(jìn)制程技術(shù)領(lǐng)域的深厚積累與創(chuàng)新能力。隨著BSPDN技術(shù)的逐步應(yīng)用與推廣，預(yù)計(jì)將為全球芯片設(shè)計(jì)領(lǐng)域帶來更加高效、緊湊的解決方案，推動(dòng)電子產(chǎn)品向更小、更快、更節(jié)能的方向發(fā)展。