1. 概述

Spartan6系列是一類低成本高容量的FPGA，采用45nm低功耗敷銅技術(shù)，能在功耗、性能、成本之間很好地平衡；Spartan6系列內(nèi)部采用雙寄存器、6輸入的LUT，還有一系列的內(nèi)建系統(tǒng)級(jí)模塊，這些系統(tǒng)級(jí)模塊有18Kb Block Ram、第二代DSP48A21 Slice、SDRAM存儲(chǔ)器接口（DDR接口）、強(qiáng)健的混合型時(shí)鐘管理模塊、Select IO技術(shù)、優(yōu)化的高速串行收發(fā)器GTP Transceiver、PCIE接口、先進(jìn)的系統(tǒng)級(jí)電源管理模式、可自動(dòng)檢測(cè)配置、具有AES和Device DNA保護(hù)的加強(qiáng)IP。Spartan6特別適合于高容量的邏輯設(shè)計(jì)、面向用戶的DSP設(shè)計(jì)、低成本設(shè)計(jì)。

圖 1Spartan-6芯片XC6SLX16

2. Spartan6的特點(diǎn)

兩小類

Spartan-6 LX FPGA優(yōu)勢(shì)是邏輯優(yōu)化；

Spartan-6 LXT FPGA優(yōu)勢(shì)是高速串行連接性；

低設(shè)計(jì)成本

低動(dòng)靜態(tài)功耗

45nm技術(shù)對(duì)功耗做了優(yōu)化；

睡眠模式零功耗；

掛起模式時(shí)可保持芯片內(nèi)部狀態(tài)、并有多個(gè)引腳可實(shí)現(xiàn)芯片的喚醒操作；

LX FPGAs， -1L使用1.0V的內(nèi)核電壓；LX and LXT FPGAs， -2， -3， and -3N使用1.2V的內(nèi)核電壓；

Select IO可采用多電平標(biāo)準(zhǔn)

每對(duì)差分IO最高可達(dá)1080Mb/s的數(shù)據(jù)傳輸速度；

每個(gè)引腳的輸出電流最高可達(dá)24mA；

1.2--3.3V電平標(biāo)準(zhǔn)和協(xié)議供選擇；

低功耗的HSTL、SSTL存儲(chǔ)器接口技術(shù)；

符合熱插拔規(guī)范；

可調(diào)節(jié)IO接口片斜率以提高信號(hào)完整性；

高速串行收發(fā)器（LXT FPGA才有）

最高可達(dá)3.2Gbps；

支持的高速接口包括Serial ATA， Aurora，1G Ethernet， PCI Express， OBSAI， CPRI， EPON，GPON， DisplayPort， and XAUI；

PCIE接口設(shè)計(jì)用到的Endpoint block（LXT FPGA才有）

支持PCI接口，與33MHZ、32bit/64bitPCI協(xié)議兼容

高效的DSP48A1模塊

快速的18X18乘法器或48bit累加器，具備流水化瀑布化能力；

集成的存儲(chǔ)器控制接口模塊

支持DDR， DDR2， DDR3， and LPDDR；

數(shù)據(jù)率最高可達(dá)800Mb/s；

存儲(chǔ)器控制接口有多個(gè)端口，每個(gè)端口包含各自的獨(dú)立地FIFO，可實(shí)現(xiàn)存儲(chǔ)器的高速讀寫(xiě)；

足夠的邏輯資源

可選的移位寄存器或分布式RAM；

高效的6輸入LUT；

Block RAM

每個(gè)Block RAM 18Kb大小，一個(gè)Block RAM可以通過(guò)編程當(dāng)做兩個(gè)9Kb大小的Block RAM使用；

Clock Management Tile （CMT）時(shí)鐘管理模塊

16個(gè)低偏斜的時(shí)鐘網(wǎng)絡(luò)；內(nèi)部DCM可消除時(shí)鐘偏斜和周期扭曲變化；內(nèi)部PLL可實(shí)現(xiàn)相位鎖定，實(shí)現(xiàn)時(shí)鐘低抖動(dòng)；

簡(jiǎn)化的器件配置

有兩個(gè)引腳用于配置方式的自動(dòng)檢測(cè)；

支持SPI Flash（最多4個(gè)）和Nor Flash配置；

以JTAG進(jìn)行編程的 Xilinx Platform Flash ；

支持多重引導(dǎo)，便于遠(yuǎn)程升級(jí)；

對(duì)設(shè)計(jì)的安全保護(hù)

獨(dú)一無(wú)二的Device DNA標(biāo)志用于設(shè)計(jì)認(rèn)證；

AES比特流加密；

支持MicroBlaze軟處理器系統(tǒng)

豐富的工業(yè)IP和參考設(shè)計(jì)

3. Spartan6的資源

下表是Spartan-6系列各型號(hào)的邏輯資源情況，對(duì)該表的解釋如下：

每個(gè)SLICE包含4個(gè)LUT和8個(gè)flip-flops；

每個(gè)DSP48A1 slice包含1個(gè)18X18乘法器、1個(gè)48bit累加器、1個(gè)加法器；

每個(gè)18Kb的Block RAM可以用作2個(gè)9Kb的Block RAM；

每個(gè)CMT包含2個(gè)DCM和1個(gè)PLL；

在-3N 速度等級(jí)的器件里沒(méi)有存儲(chǔ)器接口（DDR接口）；

表格 1Spartan-6 FPGA邏輯資源一覽表

下表是Spartan-6系列的IO資源情況，其中，GTP的個(gè)數(shù)是指GTP Lane的個(gè)數(shù)。

表格 2 Spartan-6系列IO資源一覽表