在易靈思的器件上接收LVDS一般采用PLL接收,通過PLL產(chǎn)生兩個時鐘,一個是fast_clk,一個是slow_clk,分別用于處理串行數(shù)據(jù)和并行數(shù)據(jù)。
但是如果LVDS的速率比較低時,另外想通過去掉PLL來節(jié)省功耗時,也可以直接用lvds_rx_clk直接走GCLK的方式來處理。下面我們來說明一下:
硬件環(huán)境如下:
打開interface在里面設(shè)置LVDS
LVDS的時鐘接收Connection Type選擇gclk。
對于數(shù)據(jù)設(shè)置串化因子為2,并輸入Parallel Clock名字為上面定義的時鐘。
在一切都設(shè)置好之后需要生成約束。但是會報以下錯誤。
但是解決辦法是有的。在工程目錄下新建pt_rule.ini文件,輸入lvds_rule_rx_pll_refclk,再次生成結(jié)束可以正常。
程序框圖如下:
-
lvds
+關(guān)注
關(guān)注
2文章
1127瀏覽量
67509 -
易靈思
+關(guān)注
關(guān)注
5文章
57瀏覽量
5220
發(fā)布評論請先 登錄
請問有辦法將LVDS時鐘信號應(yīng)用于GCLK時鐘輸入嗎?
為TWS充電盒設(shè)計的無線充電接收方案XS016-RX
鴻蒙分享的接收方有什么接口可以響應(yīng)的?
基于串口通訊的打包數(shù)據(jù)的接收方案
采用LVDS接收器解決非LVDS應(yīng)用問題

HAPS通信中基于MIMO的信號協(xié)作接收方案性能分析
XS016-RX無線充電接收方案TWS充電盒方案的電路原理圖免費下載

基于多相濾波的寬帶中頻正交采樣數(shù)字零中頻接收方案
LVDS Serdes接收器SN65LVDS96LVDS數(shù)據(jù)表

LVDS Serdes接收器SN65LVDS94LVDS數(shù)據(jù)表

評論