機(jī)器學(xué)習(xí)和人工智能日益普及，虛擬機(jī)和虛擬組件上的工作負(fù)載也隨之不斷增加。為此，行業(yè)急需能夠確定工作負(fù)載優(yōu)先次序并保障性能的機(jī)制。Compute Express Link（CXL）是處理器與加速器、內(nèi)存緩沖區(qū)、智能網(wǎng)絡(luò)接口卡、持久存儲器和固態(tài)驅(qū)動器等設(shè)備之間的開放式行業(yè)標(biāo)準(zhǔn)互連接口。CXL基于PCIe靈活的數(shù)據(jù)帶寬提供了緩存一致性和存儲語義，同時實現(xiàn)比PCIe低得多的延時。

作為圖形處理單元（GPU）、通用圖形處理單元（GP-GPU）、現(xiàn)場可編程門陣列（FPGA）的通用設(shè)備互連，CXL采用了PCI-Express或PCIe串行接口。同時，CXL也可以用于傳統(tǒng)上通過DDR并行接口連接到CPU的內(nèi)存。

CXL協(xié)議的新功能支持增強(qiáng)內(nèi)存池，并且需要分布式內(nèi)存管理。此外，在設(shè)備連接至虛擬機(jī)時，CXL還要求在運行時可以對設(shè)備進(jìn)行動態(tài)重組和分配，從而增加了多路復(fù)用的機(jī)會，進(jìn)而顯著提高了資源利用率并降低成本。

為了滿足上述要求，就需要進(jìn)一步增強(qiáng)和部署CXL，以提供高可靠性、低延遲負(fù)載存取，增強(qiáng)對不同服務(wù)質(zhì)量要求的適應(yīng)性。

CXL 3.1規(guī)范特性

當(dāng)前的CXL 3.0規(guī)范特性可總結(jié)如下:

鏈路速度最高達(dá)64 GT/s

支持CXL.IO、CXL.Cache和CXL.Mem協(xié)議

支持256B和68B FLIT

延遲優(yōu)化的FLIT

反向無效Snoop

Fabric支持

IDE安全性

當(dāng)前版本側(cè)重于緩存一致性和交換功能，而3.1版本解決了加速器必須保證緩存一致性訪問對等設(shè)備時的帶寬瓶頸等問題：

CXL 3.1規(guī)范特性

用于加速器的Direct P2P CXL.mem

擴(kuò)展元數(shù)據(jù)

CXL fabric中的UIO直接點對點支持

GFAM擴(kuò)展

可信執(zhí)行環(huán)境安全協(xié)議

點對點通信

隨著CXL的發(fā)展，內(nèi)存設(shè)備和I/O設(shè)備都將具備多主機(jī)功能，如此一來便可通過CXL將其部分容量動態(tài)分配給各個主機(jī)。由于多路復(fù)用的機(jī)會增加，高度可組合的設(shè)計得以高效利用資源，進(jìn)而降低成本。而這有助于利用CXL技術(shù)促進(jìn)共享內(nèi)存、消息傳遞和點對點通信，進(jìn)而加速實現(xiàn)分布式系統(tǒng)。

在訪問對等HDM-DB時，如果是通過主機(jī)訪問對等HDM，設(shè)備將付出高昂的代價并會犧牲帶寬。如果使用UIO（無序IO），則會犧牲一致性。CXL 3.1引入了一種新的非對稱通道來克服此類帶寬損失，從而使Type 1-2加速器能夠以完整的CXL帶寬并保證緩存一致性地訪問對等內(nèi)存。

可信執(zhí)行環(huán)境安全協(xié)議

CXL生態(tài)系統(tǒng)正不斷發(fā)展，我們需要一個機(jī)制來開發(fā)一種嚴(yán)格的方法，用于控制錯誤并管理CXL的擴(kuò)展。之前提到過，我們正在設(shè)計可組合的系統(tǒng)，其中的組件可隨時連接到虛擬機(jī)，但這引起了對于機(jī)器或硬件安全性的擔(dān)憂。

每臺設(shè)備都需要執(zhí)行相應(yīng)的功能并進(jìn)行加密，以便與數(shù)據(jù)中心的虛擬機(jī)交換密鑰。但這個過程可能很復(fù)雜，且存在諸多問題。

CXL 3.1引入了一種模型，專注于為直連CXL內(nèi)存提供可信計算支持。直連內(nèi)存是指內(nèi)存設(shè)備（“目標(biāo)”）和主機(jī)的CXL RP使用CXL協(xié)議進(jìn)行通信，兩者之間不需要中間層。

CXL 3.1規(guī)范中的擴(kuò)展元數(shù)據(jù)是什么？

元數(shù)據(jù)是通過互連來傳輸每個緩存行時所需攜帶的附加信息，不被視為數(shù)據(jù)，且存儲在緩存層次結(jié)構(gòu)和內(nèi)存子系統(tǒng)中。

例如，內(nèi)存標(biāo)記信息可攜帶作為緩存行的一部分。

256B FLIT模式中引入了Trailer位（最多32位），用于容納此EMD信息。

CXL 3.1規(guī)范中的UIO直接點對點支持是什么？

隨著系統(tǒng)的擴(kuò)展，諸如CXL內(nèi)存池等概念將引發(fā)本地和分布式內(nèi)存管理的變革。為此，需要一種系統(tǒng)級方法來緩解分布式內(nèi)存結(jié)構(gòu)中的擁塞和故障問題。CXL標(biāo)準(zhǔn)中的QoS目前僅限于CXL.mem，且無法解決結(jié)構(gòu)擁塞問題。CXL 3.1引入了一種機(jī)制，其中UIO請求者/設(shè)備可在系統(tǒng)擁塞時訪問另一個目標(biāo)/設(shè)備。有時，CXL交換機(jī)支持將UIO訪問路由至與UIO請求者位于同一虛擬機(jī)中的HDM。

CXL 3.1驗證所面臨的挑戰(zhàn)

交換機(jī)拓?fù)鋵映霾桓F，由交換機(jī)驅(qū)動的功能也需要系統(tǒng)級的配置和設(shè)置。為確保傳輸功能正常運行，需對交換機(jī)行為展開驗證。其中一些行為可在事務(wù)和數(shù)據(jù)鏈路層驗證，但對于較為復(fù)雜的交換機(jī)行為，就需要在多主機(jī)和多設(shè)備環(huán)境中進(jìn)行驗證。

安全功能涵蓋軟件、固件和硬件。在設(shè)計和驗證特定層的實現(xiàn)時，必須了解其將如何滿足整體安全要求。

3.1規(guī)范新增了許多特性，使得保持先前版本規(guī)范的向后兼容性和功能正確性變得愈加困難。但是，善加利用經(jīng)過驗證的設(shè)計IP和驗證IP卻越來越重要。

新思科技CXL 3.1驗證解決方案

新思科技一直積極參與開發(fā)，并與業(yè)內(nèi)領(lǐng)先企業(yè)保持緊密合作，致力于為最新CXL 3.1規(guī)范的功能特性和用例提供支持。

針對CXL 3.1，新思科技提供了驗證IP（VIP）、測試套件和協(xié)議解決方案，由此打造出了一套全面的協(xié)議、方法、驗證和效率功能，使開發(fā)者能夠加速實現(xiàn)驗證收斂。合作伙伴可利用新思科技廣泛的互連產(chǎn)品組合，提前對設(shè)計進(jìn)行驗證。

新思科技IP使用獨立開發(fā)的VIP進(jìn)行驗證，為各大公司提供出色的CXL解決方案。完整的開箱即用解決方案讓開發(fā)者能夠?qū)Ｗ⒂谛酒O(shè)計特性和差異化，以加快產(chǎn)品上市。

新思科技VIP原生集成了Verdi協(xié)議分析器調(diào)試解決方案和Verdi性能分析器。為了在SoC上運行系統(tǒng)級有效載荷，需要更快的、基于硬件的流片前解決方案。基于新思科技IP的事務(wù)處理器、內(nèi)存模型、混合和虛擬解決方案可在業(yè)界最快的驗證硬件、ZeBu硬件加速解決方案和HAPS原型系統(tǒng)上實現(xiàn)各種驗證和驗證用例。