99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

加法進(jìn)位鏈的手動(dòng)約束

XL FPGA技術(shù)交流 ? 來源:XL FPGA技術(shù)交流 ? 作者:XL FPGA技術(shù)交流 ? 2024-05-20 11:38 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在激光雷達(dá)中,使用FPGA實(shí)現(xiàn)TDC時(shí)需要手動(dòng)約束進(jìn)位鏈的位置。這里簡單記錄下。

在outflow下會(huì)生成一個(gè).qplace文件。用于指示布線的各個(gè)原語資源的分布位置 。

023701b2-10c1-11ef-b759-92fbcf53809c.png

它的內(nèi)容主是

是原語的單元名

表示水平位置,對應(yīng)floorplan.

表示垂直位置 ,對應(yīng)floorplan.

表示子塊的位置 。目前只DSP24和DSP12可以有子塊。在一個(gè)block可以指定多個(gè)字塊。

是給block的一個(gè)編號,從0開始往下排。

024b3056-10c1-11ef-b759-92fbcf53809c.png

鎖定過程如下:

stp1:并把outflow下面的.qplace文件得到到工程目錄下(可以修改名字也可以不修改,假如我們修改為carrychain.qplace)。把該qplace文件中想要鎖定的block保留,其余可以刪除。

stp2:在工程目錄下建一個(gè)efx_pnr_settings.ini文件 。

stp3:在efx_pnr_settings.ini文件中輸入

fix_pins=carrychain_prj.qplace

stp4:重新編譯。

以加法進(jìn)位鏈為例 ,上面我們生成了一個(gè)4級的加法進(jìn)位鏈。具體約束在哪個(gè)位置可以在floorplan中確認(rèn)位置 。

比如這里我們把它的位置約束到第8列。看下面的語句,第二行是進(jìn)位鏈的輸入位置用于進(jìn)入進(jìn)位鏈,第3,4,5,6依次約束進(jìn)位鏈的carry_tap[0][x]~FF即可。

之前也有一個(gè)疑問是是否應(yīng)該約束加法器,但是資源列表中并沒有相應(yīng)的資源,而且經(jīng)過分析也認(rèn)為只需要約束寄存器即可。

#block name x y subblk block number#---------- -- -- ------ ------------carry_tap[0][0]~FF  8 3 0 #0carry_tap[0][1]~FF  8 4 0 #1carry_tap[0][2]~FF  8 5 0 #2carry_tap[0][3]~FF  8 6 0 #3tdc[0].carry_chain_inst/CHAIN_GEN[0].genblk1.EFX_ADD_inst 8 2 0 #2605

約束的效果如下:

02558826-10c1-11ef-b759-92fbcf53809c.png


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22049

    瀏覽量

    618329
  • TDC
    TDC
    +關(guān)注

    關(guān)注

    0

    文章

    40

    瀏覽量

    13985
  • 進(jìn)位鏈
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    5176
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    4位帶進(jìn)位加法+減法計(jì)算器

    前段時(shí)間動(dòng)手做了個(gè)小項(xiàng)目,跟大家分享一下!可實(shí)現(xiàn)4位帶進(jìn)位加法/減法計(jì)算。目前負(fù)值無法顯示,只顯示負(fù)數(shù)絕對值。對實(shí)例1中的顯示部分有優(yōu)化。目前已實(shí)現(xiàn)計(jì)算器功能,但程序有待優(yōu)化。遙控板測試說明(紅外):—:表示減法+: 表示加法E
    發(fā)表于 01-20 17:15

    加法

    請問下大家,,進(jìn)位選擇加法器和進(jìn)位跳躍加法器的區(qū)別是啥?。课矣肰erilog實(shí)現(xiàn)16位他們的加法器有什么樣的不同???還請知道的大神告訴我一下
    發(fā)表于 10-20 20:23

    串行進(jìn)位加法

    串行進(jìn)位加法器   若有多位數(shù)相加,則可采用并行相加串行進(jìn)位的方式來完成。例如,有兩個(gè)4位二進(jìn)制數(shù)A3A2A1A0和B3B2B
    發(fā)表于 04-07 10:35 ?1.7w次閱讀
    串行<b class='flag-5'>進(jìn)位</b><b class='flag-5'>加法</b>器

    超前進(jìn)位集成4(四)位加法器74LS283

    超前進(jìn)位集成4位加法器74LS283   由于串行進(jìn)位加法器的速度受到進(jìn)位信號的限制,人們又設(shè)計(jì)了一種多位數(shù)超前
    發(fā)表于 04-07 10:36 ?3w次閱讀
    超前<b class='flag-5'>進(jìn)位</b>集成4(四)位<b class='flag-5'>加法</b>器74LS283

    加法器原理(16位先行進(jìn)位)

    加法器原理(16位先行進(jìn)位)    這個(gè)加法器寫的是一波三折啊,昨天晚上花了兩三個(gè)小時(shí)好不容易寫完編譯通過了,之后modelsim莫
    發(fā)表于 03-08 16:52 ?1.1w次閱讀

    基于選擇進(jìn)位32位加法器的硬件電路實(shí)現(xiàn)

    為了縮短加法電路運(yùn)行時(shí)間,提高FPGA運(yùn)行效率,利用選擇進(jìn)位算法和差額分組算法用硬件電路實(shí)現(xiàn)32位加法器,差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)
    發(fā)表于 09-18 14:32 ?33次下載
    基于選擇<b class='flag-5'>進(jìn)位</b>32位<b class='flag-5'>加法</b>器的硬件電路實(shí)現(xiàn)

    一個(gè)進(jìn)位保留加法陣列的HDL代碼生成器

    一個(gè)進(jìn)位保留加法陣列的HDL代碼生成器,感興趣的小伙伴們可以看看。
    發(fā)表于 08-08 18:20 ?10次下載

    加法器是什么?加法器的原理,類型,設(shè)計(jì)詳解

    加法器是為了實(shí)現(xiàn)加法的。即是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入,而和數(shù)與進(jìn)位
    發(fā)表于 06-06 08:45 ?2.5w次閱讀
    <b class='flag-5'>加法</b>器是什么?<b class='flag-5'>加法</b>器的原理,類型,設(shè)計(jì)詳解

    怎么設(shè)計(jì)一個(gè)32位超前進(jìn)位加法器?

    最近在做基于MIPS指令集的單周期CPU設(shè)計(jì),其中的ALU模塊需要用到加法器,但我們知道普通的加法器是串行執(zhí)行的,也就是高位的運(yùn)算要依賴低位的進(jìn)位,所以當(dāng)輸入數(shù)據(jù)的位數(shù)較多時(shí),會(huì)造成很大的延遲
    發(fā)表于 07-09 10:42 ?2.2w次閱讀
    怎么設(shè)計(jì)一個(gè)32位超前<b class='flag-5'>進(jìn)位</b><b class='flag-5'>加法</b>器?

    ADC帶進(jìn)位加法指令

    ADC帶進(jìn)位加法指令 1.指令的編碼格式 ADC加操作指令,將寄存器《shifter_operand》的值加上《Rn》表示的數(shù)值,再加上CPSR中的C條件標(biāo)志位的值,將結(jié)果保存到目標(biāo)寄存器《Rd
    發(fā)表于 10-18 13:16 ?2次下載
    ADC帶<b class='flag-5'>進(jìn)位</b>的<b class='flag-5'>加法</b>指令

    加法器功能

    加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入,而和數(shù)與進(jìn)位為輸出則為全加器。
    的頭像 發(fā)表于 06-19 14:19 ?9117次閱讀

    加法器原理

    加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入,而和數(shù)與進(jìn)位為輸出則為全加器。常用作計(jì)算機(jī)算術(shù)邏輯部件,執(zhí)行邏輯操作、
    的頭像 發(fā)表于 06-19 14:20 ?2.7w次閱讀
    <b class='flag-5'>加法</b>器原理

    DM74LS83A四位快速進(jìn)位二進(jìn)制加法器的數(shù)據(jù)手冊免費(fèi)下載

    這些全加器執(zhí)行兩個(gè)4位二進(jìn)制數(shù)的加法。為每一位提供和(∑)輸出,并從第四位獲得所得進(jìn)位(C4)。這些加法器的特點(diǎn)是在所有四個(gè)位上都具有完全的內(nèi)部前瞻性。這為系統(tǒng)設(shè)計(jì)者提供了部分經(jīng)濟(jì)性前瞻性能,并減少
    發(fā)表于 05-26 08:00 ?1次下載
    DM74LS83A四位快速<b class='flag-5'>進(jìn)位</b>二進(jìn)制<b class='flag-5'>加法</b>器的數(shù)據(jù)手冊免費(fèi)下載

    超前進(jìn)位加法器是如何實(shí)現(xiàn)記憶的呢

    行波進(jìn)位加法器和超前進(jìn)位加法器都是加法器,都是在邏輯電路中用作兩個(gè)數(shù)相加的電路。我們再來回顧一下行波進(jìn)位
    發(fā)表于 08-05 16:45 ?2127次閱讀
    超前<b class='flag-5'>進(jìn)位</b><b class='flag-5'>加法</b>器是如何實(shí)現(xiàn)記憶的呢

    鏡像加法器的電路結(jié)構(gòu)及仿真設(shè)計(jì)

    鏡像加法器是一個(gè)經(jīng)過改進(jìn)的加法器電路,首先,它取消了進(jìn)位反相門;
    的頭像 發(fā)表于 07-07 14:20 ?4071次閱讀
    鏡像<b class='flag-5'>加法</b>器的電路結(jié)構(gòu)及仿真設(shè)計(jì)