內(nèi)容提要

Cadence 數(shù)字全流程涵蓋關(guān)鍵的新技術(shù)，包括一款高精度且支持大規(guī)模擴(kuò)展的寄生參數(shù) 3D 場(chǎng)求解器

Cadence Cerebrus 由 AI 驅(qū)動(dòng)，支持 N2 制程，可大幅提高客戶的生產(chǎn)力

基于 AI 驅(qū)動(dòng)的 Virtuoso Studio 的定制/模擬流程支持電路優(yōu)化，功能經(jīng)過(guò)增強(qiáng)，可將設(shè)計(jì)遷移吞吐量提升 3 倍

雙方的共同客戶正在積極使用 N2 PDK 來(lái)開(kāi)發(fā) AI、大規(guī)模計(jì)算和移動(dòng) IC

中國(guó)上海，2023 年 10 月 10 日——楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）近日宣布其數(shù)字和定制/模擬流程已通過(guò)臺(tái)積電（TSMC）最新的 N2 設(shè)計(jì)規(guī)則手冊(cè)（DRM）認(rèn)證。通過(guò)此次最新合作，兩家公司將交付新的 N2 制程設(shè)計(jì)套件（PDK），讓客戶可以輕松便捷地使用二者的最新技術(shù)，包括有助于提高設(shè)計(jì)生產(chǎn)力的 CadenceAI 技術(shù)。雙方的共同客戶已經(jīng)在使用 N2 PDK 設(shè)計(jì)創(chuàng)新的 AI、大規(guī)模計(jì)算和移動(dòng)應(yīng)用，以實(shí)現(xiàn)設(shè)計(jì)目標(biāo)，簡(jiǎn)化模擬流程遷移并加快產(chǎn)品上市。

Cadence 數(shù)字全流程

經(jīng)過(guò)認(rèn)證的完整 Cadence 數(shù)字全流程包括Innovus Implementation System、Quantus Extraction Solution 和 Quantus Field Solver、TempusTiming Solution 以及 ECO Option、PegasusVerification System、LiberateCharacterization Portfolio 和 VoltusIC Power Integrity Solution。

有關(guān)數(shù)字全流程的更多信息，請(qǐng)?jiān)L問(wèn)

www.cadence.com/go/cdnsdigitalff

（您可將網(wǎng)址復(fù)制至瀏覽器打開(kāi)）

該數(shù)字全流程支持所有最新的 TSMC N2 PDK 要求，為客戶提供了多項(xiàng)關(guān)鍵的新功能。此外，Quantus Field Solver 可對(duì)大量的幾何圖形以及 N2 節(jié)點(diǎn)的寄生效應(yīng)進(jìn)行建模，為 SRAM、存儲(chǔ)器、高性能靈敏設(shè)計(jì)提供高度精確的模型。Innovus Implementation System 引擎的性能再度提升，使用可預(yù)測(cè)可收斂的流程，優(yōu)化利用率，實(shí)現(xiàn) N2 設(shè)計(jì)目標(biāo)。用于物理簽核的 Pegasus Verification System 與 Cadence VirtuosoStudio 緊密集成，可有效提升設(shè)計(jì)生產(chǎn)力。最后，Voltus IC Power Integrity Solution 跨前端層的壓降分析，讓客戶可以構(gòu)建穩(wěn)健的電源網(wǎng)絡(luò)，以實(shí)現(xiàn)壓降收斂。

Cadence CerebrusIntelligent Chip Explorer同樣支持 N2 制程，幫助客戶減少在手動(dòng)設(shè)計(jì)流程上花費(fèi)的時(shí)間，大幅提升生產(chǎn)力。

Cadence 定制/模擬流程

Cadence 定制/模擬流程通過(guò)了 TSMC N2 技術(shù)認(rèn)證，以 Virtuoso Studio 為基礎(chǔ)，后者包括 Virtuoso Schematic Editor、Virtuoso ADE Suite 及 Virtuoso Layout Suite。還包括 SpectreSimulation Platform，該平臺(tái)包含的產(chǎn)品有 Spectre X Simulator 和 Spectre eXtensive Partitioning Simulator（XPS）。最新流程提供了一個(gè)完整的布線技術(shù)套件，涵蓋所有定制/模擬拓?fù)浣Y(jié)構(gòu)。

有關(guān) Cadence 定制/模擬流程

更多信息，請(qǐng)?jiān)L問(wèn)

www.cadence.com/go/cdnscustomanalog

（您可將網(wǎng)址復(fù)制至瀏覽器打開(kāi)）

新版 Virtuoso ADE 架構(gòu)經(jīng)過(guò)升級(jí)，允許用戶在現(xiàn)代化計(jì)算集群以及公有云和私有云上運(yùn)行上萬(wàn)次仿真測(cè)試。同時(shí)還可以減少 Virtuoso 的內(nèi)存占用。此外，還增加了經(jīng)過(guò)增強(qiáng)的驗(yàn)證方法，以確保設(shè)計(jì)穩(wěn)健可靠。Spectre FMC Analysis 統(tǒng)計(jì)技術(shù)可快速查找可能導(dǎo)致設(shè)計(jì)失效的尾部樣品。同時(shí)，用戶還可以使用新的優(yōu)化算法，快速根據(jù)新的規(guī)格公差調(diào)整遷移后的設(shè)計(jì)。 Virtuoso Layout Suite 經(jīng)過(guò)升級(jí)，可在 TSMC N2 制程上提供有效的 layout 實(shí)現(xiàn)，提升各項(xiàng)功能的性能，如核心編輯命令、連接關(guān)系提取、layout 瀏覽及導(dǎo)出到抽象生成；通過(guò)軌道模式助手增強(qiáng)了模擬單元的接合；增加了一種獨(dú)特的、基于非均一網(wǎng)格的結(jié)構(gòu)化器件擺放方法，以交互的形式輔助用戶擺放器件、布線、進(jìn)行填充和插入；器件級(jí)自動(dòng)布線功能，用于管理先進(jìn)節(jié)點(diǎn)復(fù)雜性；依據(jù) DRM 自動(dòng)生成保護(hù)環(huán)；集成寄生參數(shù)提取和 EM-IR 檢查；增強(qiáng)了定制設(shè)計(jì)遷移和功能復(fù)用；布局布線引擎與 Innovus Implementation System 無(wú)縫集成，以提升結(jié)果質(zhì)量（QoR）。

“

“得益于與 Cadence 的長(zhǎng)期合作，客戶能夠使用我們最新的 N2 制程技術(shù)和經(jīng)過(guò)增強(qiáng)的 Cadence 數(shù)字及定制/模擬流程，打造新一代 AI、超大規(guī)模計(jì)算和移動(dòng) IC，”TSMC 設(shè)計(jì)基礎(chǔ)設(shè)施管理事業(yè)部負(fù)責(zé)人 Dan Kochpatcharin說(shuō)道，“Cadence 和 TSMC 與客戶并肩作戰(zhàn)，深入了解他們最迫切的設(shè)計(jì)需求，有針對(duì)性地精細(xì)調(diào)整我們的解決方案，更好地滿足客戶的要求，幫助他們更快將產(chǎn)品推向市場(chǎng)?！?/p>

“

“Cadence 持續(xù)專(zhuān)注于創(chuàng)新，通過(guò)此次與 TSMC 的最新合作，我們?yōu)榻?jīng)過(guò)認(rèn)證的最新數(shù)字和定制/模擬流程增添了更多新功能，助力客戶成功開(kāi)發(fā) N2 設(shè)計(jì)，”Cadence 公司資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理 Chin-Chi Teng 博士表示，“此外，我們的 AI 驅(qū)動(dòng)解決方案 Cadence Cerebrus 和 Virtuoso Studio 為客戶提供了創(chuàng)新的自動(dòng)化功能，可顯著提高設(shè)計(jì)效率。期待看到雙方的共同客戶實(shí)現(xiàn)設(shè)計(jì)目標(biāo)，更快向市場(chǎng)推出高質(zhì)量的設(shè)計(jì)成果。”

Cadence 數(shù)字和定制/模擬設(shè)計(jì)流程支持 Cadence 的智能系統(tǒng)設(shè)計(jì)（Intelligent System Design） 戰(zhàn)略，旨在助力客戶實(shí)現(xiàn)系統(tǒng)級(jí)芯片（SoC）的卓越設(shè)計(jì)。

要了解更多關(guān)于 Cadence先進(jìn)節(jié)點(diǎn)

解決方案信息，請(qǐng)?jiān)L問(wèn)

www.cadence.com/go/advndn2pr

（您可將網(wǎng)址復(fù)制至瀏覽器打開(kāi)）

關(guān)于 Cadence

Cadence 是電子系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，擁有超過(guò) 30 年的計(jì)算軟件專(zhuān)業(yè)積累?；诠镜闹悄芟到y(tǒng)設(shè)計(jì)戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計(jì)算、5G 通訊、汽車(chē)、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國(guó)財(cái)富雜志評(píng)選的 100 家最適合工作的公司。如需了解更多信息，請(qǐng)?jiān)L問(wèn)公司網(wǎng)站 www.cadence.com。

2023 Cadence Design Systems, Inc. 版權(quán)所有。在全球范圍保留所有權(quán)利。Cadence、Cadence 徽標(biāo)和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標(biāo)志均為 Cadence Design Systems, Inc. 的商標(biāo)或注冊(cè)商標(biāo)。所有其他標(biāo)識(shí)均為其各自所有者的資產(chǎn)。