這節(jié)我們將為大家介紹一個(gè)對(duì)半導(dǎo)體行業(yè)產(chǎn)生深遠(yuǎn)影響的定律：也就是大名鼎鼎的摩爾定律！

1965年，英特爾創(chuàng)始人戈登·摩爾(Gordon Moore)注意到，芯片上的晶體管數(shù)量每年都在翻倍。他發(fā)表了這一觀察結(jié)果，并立即被稱為摩爾定律。他將規(guī)律更新為每?jī)赡攴环?。行業(yè)觀察人士利用這一定律來(lái)預(yù)測(cè)未來(lái)芯片的密度。多年來(lái)，它已被證明是非常準(zhǔn)確的，現(xiàn)在正在推動(dòng)技術(shù)進(jìn)步。如果這是真的，芯片上的晶體管數(shù)量將達(dá)到數(shù)十億(如下圖所示)。它是由半導(dǎo)體工業(yè)協(xié)會(huì)(SIA)制定的國(guó)際半導(dǎo)體技術(shù)路線圖(ITRS)的基礎(chǔ)。

有人猜測(cè)芯片密度可能會(huì)超過(guò)摩爾定律的預(yù)測(cè)。佐治亞理工學(xué)院的微系統(tǒng)封裝研究指出，2004年每平方厘米約有50個(gè)組件，到2020年，組件密度將攀升至每平方厘米約100萬(wàn)個(gè)組件。

芯片中元件密度的持續(xù)增加確實(shí)遵循了摩爾定律。還有一種討論認(rèn)為，該行業(yè)現(xiàn)在已經(jīng)將摩爾定律作為芯片密度和提高性能的未來(lái)驅(qū)動(dòng)力(目標(biāo))。這些目標(biāo)嵌入在最新版的國(guó)際半導(dǎo)體技術(shù)路線圖，如2011年版。

電路密度由集成度水平這個(gè)指標(biāo)來(lái)進(jìn)行跟蹤，集成水平指的是一個(gè)電路中所包含元件的數(shù)量。集成級(jí)別(如下圖所示)范圍從小規(guī)模集成(SSI)到超大規(guī)模集成(ULSI)。ULSI芯片有時(shí)被稱為超級(jí)大規(guī)模集成(VVLSI)。大眾媒體稱這些最新產(chǎn)品為巨型芯片。

除了集成規(guī)模之外，存儲(chǔ)電路還通過(guò)電路中包含的存儲(chǔ)位的數(shù)量來(lái)識(shí)別(一個(gè)4兆的存儲(chǔ)芯片可以存儲(chǔ)400萬(wàn)位的內(nèi)存)。邏輯電路通常按其所具有的門的數(shù)目來(lái)定級(jí)。門是邏輯電路的基本操作元件。

逐漸減小的特征圖形尺寸

2023 National Day

從小規(guī)模集成電路逐漸發(fā)展到今天的超大規(guī)模集成電路芯片的歷程主要是由單個(gè)組件的特征尺寸減小所驅(qū)動(dòng)的。這種特征尺寸的減少是由于成像工藝的急劇進(jìn)步所推動(dòng)的，這一點(diǎn)可以深刻闡釋：科技是發(fā)展的第一生產(chǎn)力這句真理。這些技術(shù)包含光刻技術(shù)，以及多層導(dǎo)體集成技術(shù)。半導(dǎo)體工業(yè)協(xié)會(huì)曾經(jīng)預(yù)測(cè)，到2016年，特征尺寸將減少到22納米(0.0022μm)。隨著芯片上的組件更小的能力帶來(lái)的好處是使它們更緊密地聚集在一起，進(jìn)一步增加密度(如下圖中所示)。

用來(lái)解釋這些趨勢(shì)的一個(gè)類比是單戶住宅社區(qū)的布局。社區(qū)的密度是房屋大小地塊大小和街道寬度的函數(shù)。容納更多的人口可以通過(guò)增加社區(qū)的規(guī)模(增加芯片面積)來(lái)實(shí)現(xiàn)。另一種可能性是縮小單個(gè)房屋的大小，將它們放在較小的地塊上。我們也可以減少街道的面積來(lái)增加密度。然而，在某種程度上，街道不能再縮小，否則它們將不夠?qū)挼钠?。此外，在某種程度上，房屋不能進(jìn)一步縮小，仍然作為住宅單位使用。在這一點(diǎn)上，一個(gè)選擇是通過(guò)建造多層高速公路和/或用公寓樓取代個(gè)人住宅來(lái)進(jìn)行建設(shè)。所有這些概念都用于半導(dǎo)體技術(shù)。