99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

為什么單片機內(nèi)置時鐘源不經(jīng)過pll也可以分頻?

工程師鄧生 ? 來源:未知 ? 作者:劉芹 ? 2023-09-02 15:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

為什么單片機內(nèi)置時鐘源不經(jīng)過pll也可以分頻?

單片機內(nèi)置時鐘源不經(jīng)過PLL也可以實現(xiàn)分頻,原因在于單片機內(nèi)置時鐘源自帶分頻器,可以通過軟件設置分頻系數(shù)來控制內(nèi)部時鐘頻率。

在單片機內(nèi)部,通常會集成一個晶振或者振蕩器作為時鐘源,該時鐘源會被一個精密的計數(shù)器控制,并使用內(nèi)部或者外部的分頻器將計數(shù)器的輸出頻率降低到所需的頻率水平。這種內(nèi)置分頻器通??梢圆灰蕾囉赑LL,就可以實現(xiàn)分頻工作。

在單片機內(nèi)部的時鐘源中,一般會采用分頻器來控制時鐘頻率。分頻器就是將時鐘頻率按一個固定的比例進行除法運算,得到所需的時鐘頻率。分頻因子可以通過設定某個寄存器的值來實現(xiàn)。

比如,對于一個24 MHz的時鐘源,我們希望得到1 MHz的時鐘,就可以使用一個24分頻器來進行分頻,使得輸出頻率降低到1 MHz的水平。對于一些高速設備,可以通過連接多個分頻器來得到更低頻率的輸出。

總的來說,單片機內(nèi)置時鐘源可以通過內(nèi)部分頻器實現(xiàn)分頻,不需要自帶PLL。這種技術(shù)可以幫助開發(fā)人員在一定程度上簡化硬件設計,降低成本,提高可靠性。同時,還可以通過軟件簡單地控制分頻比例,適應不同的應用場景和需求。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 單片機
    +關(guān)注

    關(guān)注

    6067

    文章

    44979

    瀏覽量

    650263
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    889

    瀏覽量

    136396
  • 計數(shù)器
    +關(guān)注

    關(guān)注

    32

    文章

    2291

    瀏覽量

    96387
  • 時鐘源
    +關(guān)注

    關(guān)注

    0

    文章

    98

    瀏覽量

    16320
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    智多晶PLL使用注意事項

    在FPGA設計中,PLL(鎖相環(huán))模塊作為核心時鐘管理單元,通過靈活的倍頻、分頻和相位調(diào)整功能,為系統(tǒng)提供多路高精度時鐘信號。它不僅解決了時序同步問題,還能有效消除
    的頭像 發(fā)表于 06-13 16:37 ?731次閱讀
    智多晶<b class='flag-5'>PLL</b>使用注意事項

    Analog Devices Inc. ADF4382x小數(shù)N分頻鎖相環(huán) (PLL)數(shù)據(jù)手冊

    Analog Devices ADF4382x小數(shù)N分頻鎖相環(huán) (PLL) 是一款高性能、超低抖動、小數(shù)N分頻鎖相環(huán) (PLL)。它集成了壓控振蕩器 (VCO),是5G或數(shù)據(jù)轉(zhuǎn)換器
    的頭像 發(fā)表于 06-04 11:15 ?274次閱讀
    Analog Devices Inc. ADF4382x小數(shù)N<b class='flag-5'>分頻</b>鎖相環(huán) (<b class='flag-5'>PLL</b>)數(shù)據(jù)手冊

    集成整數(shù) N 分頻 PLL 和 VCO 的 350-5000 MHz 寬帶接收混頻器 skyworksinc

    MHz 寬帶接收混頻器的引腳圖、接線圖、封裝手冊、中文資料、英文資料,集成整數(shù) N 分頻 PLL 和 VCO 的 350-5000 MHz 寬帶接收混頻器真值表,集成整數(shù) N 分頻 PLL
    發(fā)表于 05-22 18:31
    集成整數(shù) N <b class='flag-5'>分頻</b> <b class='flag-5'>PLL</b> 和 VCO 的 350-5000 MHz 寬帶接收混頻器 skyworksinc

    ADF4001 200MHz時鐘發(fā)生器PLL技術(shù)手冊

    ADF4001頻率合成器可用來實現(xiàn)要求極低噪聲、穩(wěn)定基準信號的PLL時鐘。它由低噪聲數(shù)字鑒頻鑒相器(PFD)、精密電荷泵、可編程參考分頻器和可編程13位N
    的頭像 發(fā)表于 04-27 10:33 ?347次閱讀
    ADF4001 200MHz<b class='flag-5'>時鐘</b>發(fā)生器<b class='flag-5'>PLL</b>技術(shù)手冊

    ADF4150小數(shù)N/整數(shù)N分頻PLL頻率合成器技術(shù)手冊

    兼容。VCO頻率可進行1/2/4/8或16分頻,因此用戶可以產(chǎn)生低至31.25 MHz的RF輸出頻率。對于要求隔離的應用,RF輸出級可以實現(xiàn)靜音。靜音功能既可以通過引腳控制,
    的頭像 發(fā)表于 04-25 17:10 ?289次閱讀
    ADF4150小數(shù)N/整數(shù)N<b class='flag-5'>分頻</b><b class='flag-5'>PLL</b>頻率合成器技術(shù)手冊

    MAX2880 250MHz-12.4GHz、高性能、分數(shù)/整數(shù)型N分頻PLL技術(shù)手冊

    MAX2880為高性能鎖相環(huán)(PLL),提供整數(shù)或分數(shù)N分頻工作模式。器件配合外部參考時鐘振蕩器、環(huán)路濾波器和VCO,可以構(gòu)成超低噪聲、低雜散頻率合成器,可接受高達12.4GHz的RF
    的頭像 發(fā)表于 04-25 14:21 ?304次閱讀
    MAX2880 250MHz-12.4GHz、高性能、分數(shù)/整數(shù)型N<b class='flag-5'>分頻</b><b class='flag-5'>PLL</b>技術(shù)手冊

    AD9573 PCI-Express時鐘發(fā)生器IC,PLL內(nèi)核,分頻器,兩路輸出技術(shù)手冊

    AD9573是一款高度集成的雙路輸出時鐘發(fā)生器 , 包括一個針對PCI-e應用而優(yōu)化的片內(nèi)PLL內(nèi)核 。 整數(shù)N分頻PLL設計基于ADI公司成熟的高性能、低抖動頻率合成器系列 , 可實
    的頭像 發(fā)表于 04-11 09:51 ?335次閱讀
    AD9573 PCI-Express<b class='flag-5'>時鐘</b>發(fā)生器IC,<b class='flag-5'>PLL</b>內(nèi)核,<b class='flag-5'>分頻</b>器,兩路輸出技術(shù)手冊

    AD9572光纖通道/以太網(wǎng)時鐘發(fā)生器IC,PLL內(nèi)核,分頻器,7路時鐘輸出技術(shù)手冊

    AD9572是一款多輸出時鐘發(fā)生器,具有兩個片內(nèi)PLL內(nèi)核,針對包括以太網(wǎng)接口的光纖通道線路卡應用進行了優(yōu)化。整數(shù)N分頻PLL設計基于ADI公司成熟的高性能、低抖動頻率合成器系列,可實
    的頭像 發(fā)表于 04-10 17:38 ?354次閱讀
    AD9572光纖通道/以太網(wǎng)<b class='flag-5'>時鐘</b>發(fā)生器IC,<b class='flag-5'>PLL</b>內(nèi)核,<b class='flag-5'>分頻</b>器,7路<b class='flag-5'>時鐘</b>輸出技術(shù)手冊

    AD9577帶雙路PLL、擴頻和余量微調(diào)功能的時鐘發(fā)生器技術(shù)手冊

    的網(wǎng)絡性能。PLL具有I^2^C 可編程輸出頻率和格式。小數(shù)N分頻PLL可支持擴頻時鐘功能,降低EMI輻射的峰值功率。兩個PLL均可支持頻率
    的頭像 發(fā)表于 04-10 15:29 ?317次閱讀
    AD9577帶雙路<b class='flag-5'>PLL</b>、擴頻和余量微調(diào)功能的<b class='flag-5'>時鐘</b>發(fā)生器技術(shù)手冊

    AD9576雙通道PLL、異步時鐘發(fā)生器技術(shù)手冊

    AD9576具有多路輸出時鐘發(fā)生器功能,內(nèi)置兩個具有靈活頻率轉(zhuǎn)換功能的專用鎖相環(huán)(PLL)內(nèi)核,經(jīng)過優(yōu)化可用作整個系統(tǒng)的穩(wěn)定異步時鐘
    的頭像 發(fā)表于 04-09 18:14 ?403次閱讀
    AD9576雙通道<b class='flag-5'>PLL</b>、異步<b class='flag-5'>時鐘</b>發(fā)生器技術(shù)手冊

    PGA870可否不經(jīng)過電容,直接連接至輸入端口?

    在芯片手冊上,PGA的所有輸入信號都是經(jīng)過一個0.1uF的電容,我們現(xiàn)在使用的是32KHz信號,可否不經(jīng)過電容,直接連接至輸入端口?
    發(fā)表于 09-13 07:17

    CDC906可編程3-PLL時鐘合成器/乘法器/分頻器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDC906可編程3-PLL時鐘合成器/乘法器/分頻器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 11:27 ?5次下載
    CDC906可編程3-<b class='flag-5'>PLL</b><b class='flag-5'>時鐘</b>合成器/乘法器/<b class='flag-5'>分頻</b>器數(shù)據(jù)表

    PLL1705/PLL1706雙通道PLL時鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《PLL1705/PLL1706雙通道PLL時鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-22 11:32 ?0次下載
    <b class='flag-5'>PLL</b>1705/<b class='flag-5'>PLL</b>1706雙通道<b class='flag-5'>PLL</b>多<b class='flag-5'>時鐘</b>發(fā)生器數(shù)據(jù)表

    CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-22 09:16 ?0次下載
    CDCE706可編程3-<b class='flag-5'>PLL</b><b class='flag-5'>時鐘</b>合成器/乘法器/<b class='flag-5'>分頻</b>器數(shù)據(jù)表

    紫光同創(chuàng)——PLL IP 的使用(Logos2)

    的操作其實就是配置分頻系數(shù)和占空比,然后讀出,然后配置相位,然后讀出.反復操作,直到全部配置完成。 具體講解,大家可以看視頻講解部分,至于 VESA 時序將在應用篇講解,這里只是簡單演示動態(tài)配置
    發(fā)表于 08-15 17:41