在電氣系統(tǒng)中施加或移除電流時(shí)，設(shè)計(jì)人員通常可以假設(shè)電流變化與其對(duì)組件的影響之間的延遲可以忽略不計(jì)。在某些情況下會(huì)出現(xiàn)一些延遲，例如傳播延遲。當(dāng)施加或移除電壓的預(yù)期效果在延遲之后發(fā)生時(shí)，這種現(xiàn)象稱為電壓滯后。電壓滯后可能發(fā)生在許多電子元件和結(jié)構(gòu)中，包括電池、比較器、電路和變壓器。

一、什么是電壓滯后？

滯后被廣泛定義為系統(tǒng)狀態(tài)在其接收輸入和輸入產(chǎn)生影響之間發(fā)生顯著變化的現(xiàn)象。電壓滯后是一種特殊類型的遲滯，當(dāng)電流或電壓發(fā)生變化時(shí)會(huì)在電氣系統(tǒng)中發(fā)生，但變化的影響會(huì)延遲到明顯的間隔（如傳播延遲）之后。

二、電壓滯后和磁滯

電壓滯后與磁滯有關(guān)。當(dāng)電流引起持久的磁性時(shí)，就會(huì)出現(xiàn)磁滯現(xiàn)象，這可能發(fā)生在變壓器和電感器內(nèi)部。由于電流可以產(chǎn)生磁場(chǎng)，因此可以通過(guò)施加足夠強(qiáng)的電流來(lái)逆轉(zhuǎn)某些磁滯情況。與電壓滯后一樣，磁滯后會(huì)導(dǎo)致效率損失，并具有導(dǎo)致磁化物質(zhì)失真的額外缺點(diǎn)。

幸運(yùn)的是，當(dāng)存在電壓滯后時(shí)，磁滯并非不可避免。在許多情況下，最大限度地減少電壓滯后可防止磁滯。然而，工程師可能不想阻止所有磁滯，因?yàn)樗诠こ讨幸灿幸恍┯杏玫挠猛尽?/p>

三、電壓滯后是否被認(rèn)為是一個(gè)問(wèn)題？

電壓滯后比一些其他類型的滯后更容易預(yù)測(cè)。盡管它在許多情況下都是一個(gè)持續(xù)存在的問(wèn)題，但它在工程中也有一些有用的用途，特別是在平滑噪聲信號(hào)或輸入方面。

電壓滯后是有益還是有問(wèn)題取決于其應(yīng)用，電氣系統(tǒng)內(nèi)的遲滯水平也可以確定它是有益還是有害。通常，電路中的電壓滯后水平越低，該電路的效率就越高。

四、電壓滯后如何影響工程？

電壓滯后被證明不利于鋰離子電池內(nèi)保持充電。鋰離子電池過(guò)度充電會(huì)增加電壓滯后的可能性，這會(huì)對(duì)電池未來(lái)的充電能力產(chǎn)生負(fù)面影響。電壓滯后也可能來(lái)自電池內(nèi)部的許多變化，這些變化會(huì)影響正常運(yùn)行期間的電流，包括結(jié)構(gòu)缺陷或磁畸變。重復(fù)的電池充電增加了這些變化的可能性，這反過(guò)來(lái)又增加了電壓滯后風(fēng)險(xiǎn)。重復(fù)給電池充電的過(guò)程（稱為循環(huán)）在一半以上的情況下會(huì)增加過(guò)壓，但不是全部。這就是為什么一些鋰離子電池可以使用很長(zhǎng)時(shí)間，而另一些則很快就變得沒(méi)用了。

相比之下，電壓滯后是比較器中的一種穩(wěn)定力。電壓滯后可消除比較器內(nèi)部的電流和電壓波動(dòng)。以這種方式保持一致的電流和電壓可以使組件在電路的下方進(jìn)一步提供穩(wěn)定的電源并防止故障。

電壓滯后對(duì)于憶阻器或帶記憶的電阻器的概念也很重要。憶阻器依靠磁滯回線來(lái)產(chǎn)生電容效應(yīng)，使其具有可變電阻。電容效應(yīng)可由電壓、溫度或濕度的變化觸發(fā)。電阻的變化也可以表現(xiàn)在其他元件上，稱為憶阻效應(yīng)。

五、設(shè)計(jì)人員應(yīng)如何評(píng)估電壓滯后？

設(shè)計(jì)人員應(yīng)根據(jù)遲滯對(duì)系統(tǒng)的影響來(lái)評(píng)估電壓滯后的影響。雖然遲滯總是存在不可預(yù)測(cè)的因素，但設(shè)計(jì)人員可以使用關(guān)于遲滯效應(yīng)的已知信息，對(duì)電壓滯后將如何影響他們正在構(gòu)建的新系統(tǒng)做出有根據(jù)的假設(shè)。

如果設(shè)計(jì)人員正在構(gòu)建一個(gè)由鋰離子電池供電的項(xiàng)目，他們對(duì)電壓滯后電位的了解可能會(huì)導(dǎo)致他們修改設(shè)計(jì)以仔細(xì)管理電池周圍的電流。雖然設(shè)計(jì)人員無(wú)法防止電池退化，但他們可以計(jì)劃他們的項(xiàng)目，以減少外力隨著時(shí)間推移導(dǎo)致退化加劇的可能性。另一方面，使用帶有邏輯電路的比較器的設(shè)計(jì)人員可能希望在他們的模型中建立一些電壓滯后。向邏輯電路添加適量的電壓滯后可以使其穩(wěn)定，使其不會(huì)在狀態(tài)之間意外切換。