工作原理

在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計的集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點。

集成電路(integrated circuit)是一種微型電子器件或部件。采用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu);其中所有元件在結(jié)構(gòu)上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進(jìn)了一大步。集成電路發(fā)明于上世紀(jì)70年代，發(fā)明者為杰克·基爾比[基于鍺(Ge)的集成電路]和羅伯特·諾伊思[基于硅(Si)的集成電路]。

集成電路規(guī)模越大，組建系統(tǒng)時就越難以針對特殊要求加以改變?yōu)榻鉀Q這些問題。所以就出現(xiàn)了以用戶參加設(shè)計為特征的專用集成電路 (ASIC)，它能實現(xiàn)整機系統(tǒng)的優(yōu)化設(shè)計，性能優(yōu)越，保密性強。專用集成電路可以把分別承擔(dān)一些功能的數(shù)個，數(shù)十個，甚至上百個通用中，小規(guī)模集成電路的功能集成在一塊芯片上，進(jìn)而可將整個系統(tǒng)集成在一塊芯片上，實現(xiàn)系統(tǒng)的需要。它使整機電路優(yōu)化，元件數(shù)減少，布線縮短，體積和重量減小，提高系統(tǒng)可靠性。

01芯片特點

CPU 等傳統(tǒng)芯片通過讀取、執(zhí)行外部程序代碼指令而生成結(jié)果，相對而言，ASIC 芯片讀取原始輸入數(shù)據(jù)信號，并經(jīng)內(nèi)部邏輯電路運算后直接生成輸出信號。

(1) 優(yōu)點：

相對CPU、GPU、FPGA 等類型芯片，ASIC 芯片在專用系統(tǒng)應(yīng)用方面具備多元優(yōu)勢，具體表現(xiàn)在如下幾方面。

① 面積優(yōu)勢：ASIC 芯片在設(shè)計時避免冗余邏輯單元、處理單元、寄存器、存儲單元等架構(gòu)，以純粹數(shù)字邏輯電路形式構(gòu)建，有利于縮小芯片面積。應(yīng)對小面積芯片，同等規(guī)格晶圓可被切割出更多數(shù)量芯片，有助于企業(yè)降低晶圓成本。

② 能耗優(yōu)勢：ASIC 芯片單位算力能耗相對CPU、GPU、FPGA 較低，如GPU 每算力平均約消耗0.4 瓦電力，ASIC 單位算力平均消耗約0.2 瓦電力，更能滿足新型智能家電對能耗的限制。

③ 集成優(yōu)勢：因采用定制化設(shè)計，ASIC 芯片系統(tǒng)、電路、工藝高度一體化，有助于客戶獲得高性能集成電路。

④ 價格優(yōu)勢：受到體積小、運行速度高、功耗低等特點影響，ASIC 芯片價格遠(yuǎn)低于CPU、GPU、FPGA 芯片。當(dāng)前全球市場ASIC 芯片平均價格約為3 美元，遠(yuǎn)期若達(dá)到量產(chǎn)規(guī)模，ASIC 芯片價格有望保持持續(xù)下降態(tài)勢。

(2) 缺點：

① ASIC 芯片定制化程度較高，設(shè)計開發(fā)周期長，成品需要做物理設(shè)計和可靠性驗證，面市時間較慢。

② ASIC 芯片對算法依賴性較高，人工智能算法高速更新迭代，導(dǎo)致ASIC 芯片更新頻率較高。

③ 因ASIC 芯片定制化程度較高，研發(fā)周期相對漫長，擴大了ASIC 成品被市場淘汰的風(fēng)險。

02ASIC定制

ASIC分為全定制和半定制。全定制設(shè)計需要設(shè)計者完成所有電路的設(shè)計，因此需要大量人力物力，靈活性好但開發(fā)效率低下。如果設(shè)計較為理想，全定制能夠比半定制的ASIC芯片運行速度更快。半定制使用庫里的標(biāo)準(zhǔn)邏輯單元(Standard Cell)，設(shè)計時可以從標(biāo)準(zhǔn)邏輯單元庫中選擇SSI(門電路)、MSI(如加法器、比較器等)、數(shù)據(jù)通路(如ALU、存儲器、總線等)、存儲器甚至系統(tǒng)級模塊(如乘法器、微控制器等)和IP核，這些邏輯單元已經(jīng)布局完畢，而且設(shè)計得較為可靠，設(shè)計者可以較方便地完成系統(tǒng)設(shè)計?，F(xiàn)代ASIC常包含整個32-bit處理器,類似ROM、RAM、EEPROM、Flash的存儲單元和其他模塊。這樣的ASIC常被稱為SoC(片上系統(tǒng))。

FPGA是ASIC的近親，一般通過原理圖、VHDL對數(shù)字系統(tǒng)建模，運用EDA軟件仿真、綜合，生成基于一些標(biāo)準(zhǔn)庫的網(wǎng)絡(luò)表，配置到芯片即可使用。它與ASIC的區(qū)別是用戶不需要介入芯片的布局布線和工藝問題，而且可以隨時改變其邏輯功能，使用靈活。

在定制化芯片領(lǐng)域，F(xiàn)PGA(現(xiàn)場可編程門陣列)是一直可編程的半定制芯片，而傳統(tǒng)ASIC則通常被稱為全定制芯片。

全定制設(shè)計

全定制ASIC是利用集成電路的最基本設(shè)計方法(不使用現(xiàn)有庫單元)，對集成電路中所有的元器件進(jìn)行精工細(xì)作的設(shè)計方法。全定制設(shè)計可以實現(xiàn)最小面積，最佳布線布局、最優(yōu)功耗速度積，得到最好的電特性。該方法尤其適宜于模擬電路，數(shù)?；旌想娐芬约皩λ俣取⒐?、管芯面積、其它器件特性(如線性度、對稱性、電流容量、耐壓等)有特殊要求的場合;或者在沒有現(xiàn)成元件庫的場合。特點：精工細(xì)作，設(shè)計要求高、周期長，設(shè)計成本昂貴。

由于單元庫和功能模塊電路越加成熟，全定制設(shè)計的方法漸漸被半定制方法所取代。在IC設(shè)計中，整個電路均采用全定制設(shè)計的現(xiàn)象越來越少。全定制設(shè)計要求：全定制設(shè)計要考慮工藝條件，根據(jù)電路的復(fù)雜和難度決定器件工藝類型、布線層數(shù)、材料參數(shù)、工藝方法、極限參數(shù)、成品率等因素。需要經(jīng)驗和技巧，掌握各種設(shè)計規(guī)則和方法,一般由專業(yè)微電子IC設(shè)計人員完成;常規(guī)設(shè)計可以借鑒以往的設(shè)計，部分器件需要根據(jù)電特性單獨設(shè)計;布局、布線、排版組合等均需要反復(fù)斟酌調(diào)整，按最佳尺寸、最合理布局、最短連線、最便捷引腳等設(shè)計原則設(shè)計版圖。版圖設(shè)計與工藝相關(guān)，要充分了解工藝規(guī)范，根據(jù)工藝參數(shù)和工藝要求合理設(shè)計版圖和工藝。

半定制設(shè)計方法

半定制設(shè)計方法又分成基于標(biāo)準(zhǔn)單元的設(shè)計方法和基于門陣列的設(shè)計方法。

基于標(biāo)準(zhǔn)單元的設(shè)計方法是：將預(yù)先設(shè)計好的稱為標(biāo)準(zhǔn)單元的邏輯單元，如與門，或門，多路開關(guān)，觸發(fā)器等，按照某種特定的規(guī)則排列，與預(yù)先設(shè)計好的大型單元一起組成ASIC?；跇?biāo)準(zhǔn)單元的ASIC又稱為CBIC(CellbasedIC)。

基于門陣列的設(shè)計方法是在預(yù)先制定的具有晶體管陣列的基片或母片上通過掩膜互連的方法完成專用集成電路設(shè)計。半定制相比于全定制，可以縮短開發(fā)周期，降低開發(fā)成本和風(fēng)險。

審核編輯：湯梓紅