如下圖所示,UVM中的TLM接口為組件之間Transaction的發(fā)送和接收提供了一套統(tǒng)一的通信方法。
一個簡單的transaction-level 驗證環(huán)境的基本組成部分是:
一個激勵發(fā)生器(sequencer),用于創(chuàng)建 transaction-level激勵到DUT。
一個driver將這些transactions轉換為DUT接口的信號級激勵。
一個monitor來識別DUT接口上的信號級行為,并將其轉換為transactions。
一個analysis component,如coverage collector或scoreboard,以“分析”transactions。
正如我們看到的,UVM中TLM接口使得驗證組件可以非常輕松地復用,而不考慮其內(nèi)部實現(xiàn)。
上圖中各個驗證組件進一步組合成驗證組件agent。UVM agent是一個封裝了Sequencer,Driver和Monitor的驗證組件,它實例化這些組件并通過TLM接口連接。由于UVM的可配置性,agent還可以具有配置選項,例如UVM 的類型(主動/被動),是否打開功能覆蓋率收集等功能的旋鈕以及其他類似參數(shù)。
驗證環(huán)境開發(fā)者不是單獨復用這些low-level的驗證組件,而是復用整個agent,更容易形成一致的架構,更容易學習、 使用和配置。
審核編輯:劉清
-
發(fā)生器
+關注
關注
4文章
1404瀏覽量
62803 -
UVM
+關注
關注
0文章
182瀏覽量
19528 -
TLM
+關注
關注
1文章
33瀏覽量
24966 -
DUT
+關注
關注
0文章
190瀏覽量
12946
原文標題:UVM Transaction-Level 驗證組件
文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
IC驗證"UVM驗證平臺"組成(三)
IC驗證"一個簡單的UVM驗證平臺"是如何搭建的(六)
數(shù)字IC驗證之“什么是UVM”“UVM的特點”“UVM提供哪些資源”(2)連載中...
數(shù)字IC驗證之“構成uvm測試平臺的主要組件”(4)連載中...
數(shù)字IC驗證之“搭建一個可以運行的uvm測試平臺”(5)連載中...
UVM驗證平臺執(zhí)行硬件加速

ASIC芯片設計之UVM驗證
UVM Transaction-Level Modeling (TLM)概述
典型的UVM Testbench架構

UVM Transaction-Level Modeling (TLM)介紹
驗證組件配置參數(shù)

數(shù)字IC驗證之基本的TLM通信

評論