移動(dòng)終端設(shè)備的射頻前端模塊（FEM）中射頻開(kāi)關(guān)處于關(guān)鍵位置且必不可少。射頻開(kāi)關(guān)的性能諸如插損、回?fù)p、隔離度、諧波抑制和功率容量等性能對(duì)射頻前端鏈路的影響至關(guān)重要。

基本的串聯(lián)、并聯(lián)和FET開(kāi)關(guān)可以簡(jiǎn)單圖示，PIN二極管和肖特基（Schottky）二極管都可以用作開(kāi)關(guān)。通過(guò)改變二極管的正反偏置條件可以實(shí)現(xiàn)二極管開(kāi)關(guān)電路的切換。一方面，PIN二極管的Ron和Coff可以做的很小，便于實(shí)現(xiàn)很好的開(kāi)關(guān)特性，但是，PIN二極管的偏置電源電壓需要通過(guò)低通濾波器直接施加到RF信號(hào)端，PIN的集成也非常昂貴。相較于二極管，F(xiàn)ET是三端口器件，不需要通過(guò)低通濾波器就可以將控制電壓與信號(hào)路徑隔離，可以將FET器件的源極和漏極之間用作開(kāi)關(guān)，將控制電壓加到柵極。開(kāi)關(guān)的主要指標(biāo)有插入損耗和隔離度等。

在時(shí)分多址系統(tǒng)中，射頻開(kāi)關(guān)用作切換天線(xiàn)到功放（上行）或者低噪放到天線(xiàn)（下行）通路。開(kāi)關(guān)的插入損耗會(huì)增大接收通路的噪聲系數(shù)，降低發(fā)射通路的功率附加效率。因此降低開(kāi)關(guān)的插入損耗至關(guān)重要，此外，由于開(kāi)關(guān)的上行鏈路需要通過(guò)較大的射頻信號(hào)，一般還需要關(guān)注開(kāi)關(guān)的P1dB和IIP3等線(xiàn)性指標(biāo)。

當(dāng)FET開(kāi)關(guān)關(guān)斷時(shí)，開(kāi)關(guān)的輸出阻抗可以由Csw=Cdb + Cds + Cgd 并聯(lián)一個(gè)大電阻表示。為了最大程度地提高高頻下的截止阻抗，通常將一個(gè)電感與FET并聯(lián)放置，以使其與輸出電容Csw產(chǎn)生諧振，如下圖并聯(lián)系列天線(xiàn)開(kāi)關(guān)所示。

我們注意到，與二極管開(kāi)關(guān)不同，后者在導(dǎo)通時(shí)消耗偏置電流，而FET開(kāi)關(guān)在“導(dǎo)通”或“截止”狀態(tài)下均不消耗電流。但是，必須為開(kāi)關(guān)中使用的FET的漏極和源極提供直流路徑，以使其正常工作。如果不需要快速開(kāi)關(guān)，通常會(huì)在柵極上串聯(lián)幾個(gè)kΩ的電阻，以減小漏極與地之間的電容。這種方案使柵極-漏極和柵極-源極電容串聯(lián)出現(xiàn)，從而減少了輸出電容的柵極-漏極分量，并改善了隔離和插入損耗。

與SOI，藍(lán)寶石硅（SOS）和III-V FET材料不同，硅MOSFET具有較大的漏極和源極電容，因此需要將開(kāi)關(guān)放置在隔離的深n阱中并增加一個(gè)大電阻（一般為kΩ級(jí)）與襯底串聯(lián)可以進(jìn)一步減少損耗并改善隔離度，如下圖所示。在所有FET開(kāi)關(guān)中，可以通過(guò)垂直堆疊晶體管來(lái)提高線(xiàn)性度，但是會(huì)增大損耗。

需要特別說(shuō)明的是，目前射頻開(kāi)關(guān)設(shè)計(jì)采用的主要工藝是SOI和pHEMT。SOI是一種具有獨(dú)特的Si/ 絕緣層/Si三層結(jié)構(gòu)的新型硅基半導(dǎo)體材料。它通過(guò)絕緣埋層( 通常為SiO2) 實(shí)現(xiàn)了器件和襯底的全介質(zhì)隔離，在器件性能上具有以下優(yōu)點(diǎn):

1. 減小了寄生電容, 提高了運(yùn)行速度。與體硅材料相比，SOI 器件的運(yùn)行速度提高了20- 35%。
2. 具有更低的功耗。由于減小了寄生電容, 降低了漏電, SOI 器件功耗可減小35- 70%。
3. 消除了閂鎖效應(yīng)。
4. 抑制了襯底的脈沖電流干擾, 減少了錯(cuò)誤的發(fā)生。
5. 與現(xiàn)有硅工藝兼容, 可減少13- 20%的工序。