封裝測(cè)試是半導(dǎo)體生產(chǎn)流程中的重要一環(huán)，在電子產(chǎn)品向小型化、集成化方向發(fā)展的趨勢(shì)下，系統(tǒng)級(jí)封裝SIP（System In a Package系統(tǒng)級(jí)封裝）受到了半導(dǎo)體行業(yè)的青睞。燕麥科技積極布局半導(dǎo)體測(cè)試領(lǐng)域。

獲得一顆IC芯片，要經(jīng)過從設(shè)計(jì)到制造漫長的流程。一顆芯片相當(dāng)小且薄，如果不在外施加保護(hù)，會(huì)被輕易的刮傷損壞。

封測(cè)有著安放、固定、密封、保護(hù)芯片和增強(qiáng)電熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁——芯片上的接點(diǎn)用導(dǎo)線連接到封測(cè)外殼的引腳上，這些引腳又通過印制板上的導(dǎo)線與其他器件建立連接。因此，封測(cè)對(duì)集成電路起著重要的作用。

01.

**SIP封裝檢測(cè) **

IC封測(cè)包含封裝和測(cè)試兩個(gè)概念，其中，SIP封裝是一種封裝的概念。

01

在電子產(chǎn)品向小型化、集成化方向發(fā)展的趨勢(shì)下，摩爾定律逐漸開始失效，芯片工藝不斷向著原子級(jí)邁進(jìn)；半導(dǎo)體業(yè)界也在各個(gè)領(lǐng)域和方向上，不斷嘗試著去突破物理尺寸上的極限，一顆芯片上承載的功能越來越多。單一材料和標(biāo)準(zhǔn)工藝的SOC(系統(tǒng)級(jí)芯片）就受到了限制。在SOC基礎(chǔ)上快速發(fā)展的系統(tǒng)級(jí)封裝（SIP）。

從架構(gòu)上來講，SIP是將多種功能芯片，包括處理器、存儲(chǔ)器等功能芯片集成在一個(gè)封裝內(nèi)，從而實(shí)現(xiàn)一個(gè)基本完整的功能。與SOC（系統(tǒng)級(jí)芯片）相對(duì)應(yīng)。不同的是系統(tǒng)級(jí)封裝是采用不同芯片進(jìn)行并排或疊加的封裝方式，而SOC則是高度集成的芯片產(chǎn)品。

國際半導(dǎo)體路線組織（ITRS）的定義:SIP為將多個(gè)具有不同功能的有源電子元件與可選無源器件，以及諸如MEMS或者光學(xué)器件等其他器件優(yōu)先組裝到一起，實(shí)現(xiàn)一定功能的單個(gè)標(biāo)準(zhǔn)封裝件，形成一個(gè)系統(tǒng)或者子系統(tǒng)。

02

SIP封裝技術(shù)，在多方面存在極大的優(yōu)勢(shì)特性，體現(xiàn)在以下幾個(gè)方面。

03

SIP以其進(jìn)入市場(chǎng)快、更小、薄、輕和更多的功能的競爭力， 目前己在工業(yè)界得到廣泛地應(yīng)用。

從市場(chǎng)情況上看, SiP主要應(yīng)用在智能手機(jī)、TWS耳機(jī)、智能手表等對(duì)小型化要求高的消費(fèi)電子領(lǐng)域。根據(jù)智研咨詢統(tǒng)計(jì)，智能手機(jī)占據(jù)SiP下游產(chǎn)品應(yīng)用的70%，是最主要的應(yīng)用場(chǎng)景。而近年來，隨著SiP模塊成本的降低、效率的提升、以及制造流程趨于成熟，采用這種封裝方式的應(yīng)用領(lǐng)域已從消費(fèi)電子市場(chǎng)領(lǐng)域逐漸滲透拓展至工業(yè)控制、智能汽車、云計(jì)算、醫(yī)療電子等諸多新興領(lǐng)域。

在這些新興市場(chǎng)的帶動(dòng)下，SiP迎來了更大的發(fā)展機(jī)會(huì)。根據(jù)相關(guān)數(shù)據(jù)統(tǒng)計(jì)，目前國內(nèi)封測(cè)市場(chǎng)在全球占比達(dá)70%；2021年全球SiP市場(chǎng)規(guī)模約為150億美元，預(yù)計(jì)2026年市場(chǎng)規(guī)模將達(dá)到199億美元左右。

02.

**SIP封裝檢測(cè) **

半導(dǎo)體產(chǎn)業(yè)鏈可大致分為設(shè)計(jì)、晶圓制造與封裝測(cè)試三大環(huán)節(jié)。

半導(dǎo)體產(chǎn)業(yè)鏈

芯片設(shè)計(jì)環(huán)節(jié)產(chǎn)出各類芯片的設(shè)計(jì)版圖，晶圓制造環(huán)節(jié)根據(jù)設(shè)計(jì)版圖進(jìn)行掩膜制作，形成模版，并在晶圓上進(jìn)行加工，封裝測(cè)試環(huán)節(jié)對(duì)生產(chǎn)出來的合格晶圓裸晶進(jìn)行切割、焊線、塑封，并對(duì)封裝完成的芯片進(jìn)行性能測(cè)試。處于半導(dǎo)體產(chǎn)業(yè)鏈的中下游，包括封裝和測(cè)試兩個(gè)環(huán)節(jié)。

測(cè)試環(huán)節(jié)通過分選機(jī)將芯片自動(dòng)傳輸至測(cè)試工位后，測(cè)試機(jī)將完成芯片電路功能與電性能參數(shù)的測(cè)試。測(cè)試方法包括板級(jí)測(cè)試、晶圓CP測(cè)試、封裝后成品FT測(cè)試、系統(tǒng)級(jí)SLT測(cè)試、可靠性測(cè)試等等。