前言

2023 國際集成電路展覽會(huì)暨研討會(huì)（IIC Shanghai）在上海國際會(huì)議中心成功舉行，本次會(huì)議以“創(chuàng)新求變 堅(jiān)定向前”為主題，聚焦“碳中和暨綠色能源”電子產(chǎn)業(yè)發(fā)展、中國 IC 設(shè)計(jì)成就、EDA/IP、MCU 技術(shù)與應(yīng)用、高效電源管理及寬禁帶半導(dǎo)體技術(shù)、射頻與無線通信技術(shù)等領(lǐng)域。

在中國 IC 領(lǐng)袖峰會(huì)和 EDA/IP 與 IC 設(shè)計(jì)論壇上，Cadence EDA軟件技術(shù)銷售總監(jiān)耿曉杰、Cadence 產(chǎn)品技術(shù)銷售經(jīng)理萬理，分別發(fā)表了主題為《Computational Software——智能系統(tǒng)設(shè)計(jì)之基石》和《大數(shù)據(jù)+AI 分析，Cadence JedAI 平臺(tái)啟動(dòng) EDA 發(fā)展新引擎》的精彩演講。

耿曉杰：

“Computational Software”

是智能系統(tǒng)設(shè)計(jì)之基石

在 IIC Shanghai 的中國 IC 領(lǐng)袖峰會(huì)上，耿曉杰分享了智能系統(tǒng)時(shí)代智能系統(tǒng)設(shè)計(jì)的復(fù)雜性，介紹了Cadence 通過卓越的計(jì)算軟件（Computational Software）技術(shù)為智能系統(tǒng)設(shè)計(jì)甚至更廣闊的領(lǐng)域提供的解決方案。

智能系統(tǒng)設(shè)計(jì)越來越復(fù)雜

耿曉杰表示，智能化正在改變我們的日常生活和工作，強(qiáng)大的智能系統(tǒng)有許多芯片，如集成 CPU 和 GPU 的 SoC、無線芯片、存儲(chǔ)器、ISP 芯片、電源管理芯片等等。

系統(tǒng)越來越復(fù)雜，尺寸越來越小，軟件堆棧也更加復(fù)雜。不同設(shè)備對(duì)系統(tǒng)層有不同的要求，如智能汽車要考慮空氣動(dòng)力學(xué)、空氣聲學(xué)、熱管理、EMC/EMI 等，需要做很多仿真進(jìn)行優(yōu)化。

智能系統(tǒng)運(yùn)行時(shí)，硅和系統(tǒng)層上的智能層會(huì)生成大量數(shù)據(jù)，需要用 AI/ML 算法進(jìn)行數(shù)據(jù)分析和學(xué)習(xí)來提供智能用戶體驗(yàn)。這項(xiàng)工作可以在邊緣或云上完成。

設(shè)計(jì)智能系統(tǒng)復(fù)雜性取決于應(yīng)用要求、智能水平、所用技術(shù)和集成水平。在硅層芯片設(shè)計(jì)階段需要做很多決定，高級(jí)節(jié)點(diǎn)有許多新的挑戰(zhàn)，3D-IC 或系統(tǒng)封裝也會(huì)增加復(fù)雜性。

系統(tǒng)層需要運(yùn)行大量仿真來優(yōu)化性能，并考慮軟硬件的交互，以確保功能實(shí)現(xiàn)。所有這些會(huì)使設(shè)計(jì)智能系統(tǒng)的難度成倍增加。

超越傳統(tǒng) EDA 的智能系統(tǒng)設(shè)計(jì)

耿曉杰說，Cadence Intelligent System Design 戰(zhàn)略推動(dòng)了公司核心 EDA 和 IP 業(yè)務(wù)的增長，其基礎(chǔ)是通過核心 EDA 和 IP 業(yè)務(wù)提供卓越的半導(dǎo)體器件設(shè)計(jì)。

Cadence 將計(jì)算軟件核心能力擴(kuò)展到兩個(gè)新領(lǐng)域——系統(tǒng)創(chuàng)新和普遍智能，將 AI 和算法應(yīng)用到核心業(yè)務(wù)和特定垂直領(lǐng)域。

數(shù)據(jù)爆炸、成本、機(jī)械和硅設(shè)計(jì)復(fù)雜性使AI計(jì)算需求不斷增加，Moore、CPU 和軟件性能擴(kuò)展遇到了挑戰(zhàn)。Cadence 的戰(zhàn)略可以實(shí)現(xiàn) EDA、系統(tǒng)設(shè)計(jì)、AI 的融合，貫穿設(shè)計(jì)跨越多個(gè)系統(tǒng)域應(yīng)用。

人工智能為智能系統(tǒng)設(shè)計(jì)賦能

耿曉杰認(rèn)為，AI 可為設(shè)計(jì)智能系統(tǒng)賦能，探索設(shè)計(jì)空間并提高工具自動(dòng)化程度，用計(jì)算機(jī)能力更快做出最佳選擇，獲得更高質(zhì)量。

傳統(tǒng)上，設(shè)計(jì)一個(gè) PCB 要滿足 SI/PI 和熱剖面等要求，需要 10 個(gè)設(shè)計(jì)參數(shù)和更多可能值，要運(yùn)行 10到 100 億次方仿真，耗時(shí)很長。之前只能憑經(jīng)驗(yàn)設(shè)置并進(jìn)行仿真，不斷迭代，直到最佳設(shè)計(jì)或時(shí)間耗盡。

AI/ML 算法可根據(jù)以前的仿真和設(shè)計(jì)做出明智決策，實(shí)現(xiàn)更好的生產(chǎn)力。隨著迭代不斷驗(yàn)證模型準(zhǔn)確性，并細(xì)化模型，快速收斂，得到滿意的結(jié)果。

系統(tǒng)設(shè)計(jì)的未來

耿曉杰解釋說，EDA 數(shù)據(jù)涵蓋各種異構(gòu)、結(jié)構(gòu)化和非結(jié)構(gòu)化信息，使存儲(chǔ)和處理 EDA 數(shù)據(jù)遇到了挑戰(zhàn)。

AI 驅(qū)動(dòng)的流程是在開放、企業(yè)級(jí)、AI 驅(qū)動(dòng)、大規(guī)模、云支持的數(shù)據(jù)分析環(huán)境中，對(duì)大量 EDA 數(shù)據(jù)進(jìn)行優(yōu)化，可以大幅提高設(shè)計(jì)師生產(chǎn)潛力，讓 AI 同時(shí)處理 10 個(gè)設(shè)計(jì)，而不是一次處理一個(gè)。

他最后強(qiáng)調(diào)，芯片設(shè)計(jì)已進(jìn)入高度集成、復(fù)雜、智能化階段，技術(shù)挑戰(zhàn)層出不窮。Computational Software 的強(qiáng)大能力將在更多行業(yè)中找到適用場(chǎng)景，在大幅提升生產(chǎn)力的同時(shí)，讓設(shè)計(jì)更具潛力。

萬理：

Cadence JedAI 平臺(tái)啟動(dòng) EDA 發(fā)展新引擎

在 EDA/IP 與 IC 設(shè)計(jì)論壇上，萬理分享了數(shù)據(jù)發(fā)展趨勢(shì)和挑戰(zhàn)，介紹了Cadence Joint Enterprise Data and AI（JedAI）平臺(tái)的架構(gòu)、特點(diǎn)和優(yōu)勢(shì)。

數(shù)據(jù)爆炸推動(dòng) AI-Driven 設(shè)計(jì)和驗(yàn)證工具

分析表明，到 2025 年，數(shù)據(jù)將增長至 180ZB，過去 10 年數(shù)據(jù)交互增加了 5000%；被分析的數(shù)據(jù)減少了 2%，而非結(jié)構(gòu)化數(shù)據(jù)增加了 80%。趨勢(shì)是數(shù)據(jù)處理需要高性能、低功耗計(jì)算；數(shù)據(jù)分析則需要信息驅(qū)動(dòng)決策；數(shù)據(jù)傳輸更需要高帶寬、低延遲連接；數(shù)據(jù)存儲(chǔ)要有高密度、成本有效的存儲(chǔ)。

萬理指出，在大規(guī)模 SoC 設(shè)計(jì)和驗(yàn)證流程中，每天都會(huì)產(chǎn)生海量數(shù)據(jù)。Cadence JedAI 平臺(tái)可以幫助工程師從大量芯片設(shè)計(jì)和驗(yàn)證數(shù)據(jù)中收集有用的智能化信息，為新一代 AI-Driven 設(shè)計(jì)和驗(yàn)證工具打開了大門，從而極大地提高生產(chǎn)力，實(shí)現(xiàn)功耗、性能和面積（PPA）的最佳結(jié)果。

Cadence JedAI 平臺(tái)統(tǒng)一了旗下各種AI平臺(tái)的大數(shù)據(jù)分析，包括 Verisium 驗(yàn)證、Cerebrus 實(shí)現(xiàn)和 Optimality 系統(tǒng)優(yōu)化，以及第三方硅生命周期管理系統(tǒng)。該平臺(tái)可以幫助用戶輕松管理設(shè)計(jì)復(fù)雜性越來越高的新興消費(fèi)、超大規(guī)模計(jì)算、5G 通信、汽車電子和移動(dòng)等應(yīng)用。在使用 Cadence 模擬/數(shù)字/PCB 實(shí)現(xiàn)、驗(yàn)證和分析軟件時(shí)，都可以通過這個(gè)平臺(tái)統(tǒng)一部署所有的大數(shù)據(jù)分析任務(wù)。

Cadence JedAI 為智能系統(tǒng)設(shè)計(jì)賦能

萬理認(rèn)為，AI 正將生產(chǎn)力提升到新的水平，從手動(dòng)設(shè)計(jì)到晶體管級(jí)設(shè)計(jì)，再到基于單元的設(shè)計(jì)和 IP 復(fù)用，基于 AI 的 EDA，每一步都有 10 倍生產(chǎn)力提升。

Cadence JedAI 平臺(tái)包括 AI 驅(qū)動(dòng)的驗(yàn)證、實(shí)施和系統(tǒng)分析三個(gè)部分，這一跨域大數(shù)據(jù) EDA 平臺(tái)架構(gòu)擁有高度可擴(kuò)展、分布式、安全的基礎(chǔ)設(shè)施，以及針對(duì) Cadence 工具優(yōu)化的開放行業(yè)標(biāo)準(zhǔn)用戶界面和腳本環(huán)境，有助于促進(jìn) AI 和分析部署，實(shí)現(xiàn)生產(chǎn)力倍增。

智能芯片設(shè)計(jì)的未來

據(jù)萬理介紹，利用新的基于機(jī)器 ML 的工具 Cadence Cerebrus 可以自動(dòng)化擴(kuò)展數(shù)字芯片設(shè)計(jì)，實(shí)現(xiàn)生產(chǎn)力和功耗、性能和面積的革命；獨(dú)特的強(qiáng)化 ML 能提供高達(dá)10倍的生產(chǎn)力和 20% 的 PPA 改進(jìn)。

他最后表示，Cadence 的戰(zhàn)略是利用 AI 和數(shù)據(jù)分析、系統(tǒng)設(shè)計(jì)和分析，特別是核心 EDA 和 IP 推動(dòng)跨多個(gè)領(lǐng)域創(chuàng)新，為實(shí)現(xiàn)普適智能、系統(tǒng)創(chuàng)新和卓越設(shè)計(jì)賦能。

審核編輯：湯梓紅