為了更好地發(fā)揮其的效果，必須將這些緩沖電路盡可能布局在在開(kāi)關(guān)元件的附近。

1. CSNB緩沖電路零件數(shù)目少，但必須連接到橋式結(jié)構(gòu)的上部和下部之間，因此缺點(diǎn)是線路會(huì)變得較長(zhǎng)，因此通常不是用分立元器件，而是多用2合1 的分立元器件模塊。
2. RC 緩沖電路可在各開(kāi)關(guān)元件附近能布局緩沖電路，不過(guò)，必須確保每次元件Turn ON 時(shí)CSNB 中積存的全部能量均由RSNB 消耗掉。因此，當(dāng)開(kāi)關(guān)頻率變高時(shí)，RSNB 所消耗的電力可能會(huì)變?yōu)閿?shù)W，而CSNB 很難很大，所以抑制尖峰的效果也會(huì)變得有限。此外，RSNB 的尖峰吸收能力有限，因此抑制效果也會(huì)受限。
3. RCD 緩沖電路的RSNB 消耗的電力與(b)相同，但因?yàn)橹唤?jīng)由二極管吸收尖峰，比起(b)的吸收效果高、更實(shí)用。但是，需要注意使用的二極管的恢復(fù)特性，因?yàn)槲占夥鍟r(shí)的電流變化大，需要極力減少緩沖電路的配線電感。另外，如果將RSNB 與CSNB 并聯(lián)，在動(dòng)作上也是相同的。
4. 非放電型RCD 緩沖電路的RSNB 只消耗CSNB 所吸收的電壓尖峰能量，CSNB 所積蓄的能量不會(huì)每次開(kāi)關(guān)都充分釋放出來(lái)。因此，即使開(kāi)關(guān)頻率加快，RSNB 的消耗功率也不會(huì)變得很大，可以將CSNB 增大，大幅提高電路的抑制效果。但樣線路布局變得復(fù)雜，如果不是4 層以上的基板，布線會(huì)極為困難。

如上所述，這里介紹的緩沖電路各有長(zhǎng)短，需要根據(jù)電源電路結(jié)構(gòu)和轉(zhuǎn)換功率容量選擇最佳的緩沖電路。

緩沖電路的設(shè)計(jì)方法

1．

圖5所示的緩沖電路是通過(guò)CSNB 吸收LTRACE 積蓄的能量。因此，在緩沖電路中形成的LSNB 必須比LTRACE 小。由于CSNB 中積蓄的能量基本不放電，靜電容量越大電壓尖峰抑制效果變好,但使用的電容器的等價(jià)串聯(lián)電感 (ESL) 也必須考慮到LSNB 中。一般來(lái)說(shuō)，電容器的尺寸越大ESL 越大，在選擇靜電容量時(shí)要注意。

圖5 CSNB緩沖電路

為了將LTRACE 中積蓄的能量全部用CSNB 吸收， 需以算式(2)所示靜電電容為依據(jù)選定電容。

（2）

2．

RC 緩沖電路的設(shè)計(jì)

圖6所示為RC緩沖電路動(dòng)作時(shí)的電流路徑與CSNB緩沖電路一樣：

圖6 RC 緩沖電路

CSNB的數(shù)值由算式(2)決定，而RSNB 的參考值根據(jù)算式(3)求得。

（3）

fSW：開(kāi)關(guān)頻率VSNB：放電緩沖電壓（VDS_SURGE 的0.9 倍）

決定RSNB 之后，以算式(4)計(jì)算出RSNB 的消耗功率，選定功率滿足要求的電阻。

（4）

對(duì)于RC 緩沖電路，算式(4)追加了第二項(xiàng)，因?yàn)閒SW 或VHVDC越高RSNB 所消耗的電力越大，PSNB 太大導(dǎo)致電阻選定困難時(shí)，必須降低CSNB 的靜電容量值重新計(jì)算。

另外，為了RC 緩沖電路充分吸收電壓尖峰，RSNB 和CSNB 的諧振頻率ωSNB 必須比電壓尖峰的諧振頻率ωSURGE 低很多，需要結(jié)合算式(5)所示的RC 緩沖電路的諧振頻率ωSNB 來(lái)確認(rèn)。

（5）

3．

放電型RCD 緩沖電路的設(shè)計(jì)

放電型RCD 緩沖電路的設(shè)計(jì)基本上與RC 緩沖電路相同。只是由于是通過(guò)二極管吸收的尖峰，所以不需要通過(guò)算式(5)確認(rèn)諧振頻率。并且，二極管必須選定為恢復(fù)電流小的型號(hào)。

4．

非放電型RCD 緩沖電路的設(shè)計(jì)

非放電型RCD 緩沖電路與放電型RCD 緩沖電路不同，RSNB消耗的電力僅限于電壓尖峰的能量，用于抑制容許損失的RSNB的選擇范圍很廣。因此可以增大CSNB 的靜電容量，提高鉗位的效果。CSNB 由算式(2)決定，RSNB 由算式(3)決定,而RSNB 的消耗功率由算式(6)決定，沒(méi)有算式(4)中包含CSNB 及fsw 的第二項(xiàng)。因此，由CSNB 或fsw 產(chǎn)生的消耗功率增加基本沒(méi)有，能選擇大的靜電容量的CSNB，不僅僅緩沖電路的鉗位效果更好，還能對(duì)應(yīng)fsw 的高頻化。

（6）

圖8所示為非放電型RCD 緩沖電路動(dòng)作時(shí)的放電路徑。因?yàn)樯媳鄣募夥宄騊GND、下臂的尖峰朝向HVdc，放電流經(jīng)由RSNB 流動(dòng)，不那么受線路電感影響。另一方面，連接到MOSFET 的漏極源極之間的布線電感LSNB 因?yàn)殡娏髯兓?，電感值需要盡量小。

圖8 非放電型RCD 緩沖電路動(dòng)作時(shí)的放電路徑

封裝不同而造成的電壓尖峰差異

最后說(shuō)明的是，Turn OFF 尖峰根據(jù)封裝的不同而有差異。圖9是 SiC MOSFET 的代表性封裝, (a)是被廣泛采用的TO-247-3L，(b)是近幾年漸漸擴(kuò)大采用的用于驅(qū)動(dòng)電路的源極端子（即所謂的開(kāi)爾文接法）的TO-247-4L。

4L 型與3L 型相比，改變了驅(qū)動(dòng)電路路徑，使開(kāi)關(guān)速度加快。由于這個(gè)原因，Turn ON 電壓尖峰和Turn OFF 電壓尖峰變得更大。圖10為3L 類型和4L 類型的Turn OFF 電壓尖峰的對(duì)比波形。VDS＝800V、RG_EXT＝3.3Ω、ID＝65A 時(shí)的Turn OFF波形，漏極源極間電壓尖峰3L 類型為957V，而4L 類型則為1210V。

圖10

如上所述，橋式電路中的MOSFET 的柵極信號(hào)在MOSFET之間相互關(guān)聯(lián)、動(dòng)作，并在柵極源極之間產(chǎn)生預(yù)料之外的電壓尖峰，其抑制方法需要考慮基板的線路布線，根據(jù)情況不同采取不同的對(duì)應(yīng)。